掌握ASIC与FPGA中异步复位同步化：进阶技术

引言

异步复位是VLSI电路的第一道防线，确保所有时序逻辑上电后从已知状态启动。当复位信号释放未与时钟域妥善协调，设计师会遇到间歇性、难以追踪的故障——尤其是大型、多时钟域ASIC，或复位信号需路由到数百万触发器的FPGA中。

除同步化外，异步复位网络的广度带来显著布线和面积挑战。问题随时钟域数量和所需扇出规模而扩大，在资源分配上类似时钟树综合(CTS)。

高延迟复位网络的大型设计常难以满足现代逻辑要求的短时钟周期。传统静态时序分析(STA)优化可能代价高昂甚至不可行。两种经验证技术——复位流水线化和扇出限制——为ASIC和FPGA实现提供可扩展的收敛路径。

核心思想是用复位释放的单周期延迟换取宽松时序预算。在每个同步器后插入额外异步置位触发器(P1)，SET和D输入接收相同有效高复位信号(RSTO)。RSTO去断言时，新级的建立/保持约束如常规同步路径般得到满足。

点击查看大图

图6：带流水线的异步复位 (来源：vSync Circuits)

功能上，流水线表现如第1部分所述的标准复位树，仅在释放时增加单周期延迟。这种额外延迟通常可忽略，因为每次上电仅发生一次。

设计约束起关键作用。同步器触发器必须防重复（避免第1部分讨论的重汇聚路径问题），而P1级受MAX_FANOUT规则约束。例如，同步器输出扇出8通常足够。当P1级达扇出限制，综合工具自动复制触发器，创建多个延迟更低的子网络，如图6b所示。

因复制自动处理，技术随设计增长或变化无缝扩展。若单流水线级未达时序收敛，可插入额外级(P2–PN)，各自受自己的MAX_FANOUT值约束。

图7展示真实设计中的应用。P1级——命名为PORT6——被综合工具复制约40次以满足扇出约束。每个子网络满足所需时序，确认该方法在大型复杂设计中的有效性。

点击查看大图

图7：异步复位流水线化示例 (来源：vSync Circuits)

嵌入式