Silicon Labs：PCI Express 第 5 代时钟和缓冲器在性能和功耗方面领先
Silicon Labs 推出了全面的时序解决方案组合，可提供一流的抖动性能以满足最新一代 PCI Express 5.0 规范，并具有显着的设计余量。 Si5332 任意频率时钟系列可生成抖动性能为 140 fs RMS 的 PCIe Gen 5 参考时钟，优化 PCIe SerDes 性能，同时以裕量满足 Gen 5 规范。 Si5332 时钟可生成 PCIe 和通用频率的任意组合，从而在广泛的应用中实现时钟树整合。
Silicon Labs 还提供 Si522xx PCIe 时钟发生器和 Si532xx PCIe 缓冲器系列，它们能够提供两个、四个、八个或十二个符合 PCIe Gen 1/2/3/4/5 的输出，使其成为时钟的理想选择数据中心应用中的各种 PCIe 端点。
包括网络接口卡 (NIC)、PCIe 总线扩展器和高性能计算 (HPC) 加速器在内的数据中心硬件设计越来越多地使用低功耗 1.5 V 或 1.8 V 电源，以最大限度地降低整体功耗。 Si522xx 和 Si532xx 设备由 1.5 – 1.8 V 电源轨供电，是业界功耗最低的 PCIe 时钟和缓冲器。 Si522xx 和 Si532xx 输出驱动器利用 Silicon Labs 成熟的推挽式高速电流控制逻辑 (HCSL) 技术，无需使用恒流输出驱动器技术的传统 PCIe 时钟所需的外部终端电阻。
Silicon Labs 的新时钟产品完全符合 PCIe Gen 5 通用时钟、独立参考无扩展 (SRNS) 和独立参考独立扩展 (SRIS) 架构。尽管 PCIe Gen 5 有更严格的抖动要求，但 Silicon Labs 的新产品不需要分立的电源滤波组件，简化了 PCB 布局，同时确保板级噪声不会降低时钟抖动性能。电路板设计人员可以使用插入式兼容的 Si5332、Si522xx 和 Si532xx 时钟无缝迁移现有的 PCIe Gen 1/2/3/4 设计，以轻松升级现有设计以利用更快的 PCIe 串行接口。
Silicon Labs PCI Express 时钟抖动工具已更新，包括准确测量 PCIe Gen 5 参考时钟抖动所需的滤波器。该软件极大地简化了 PCIe 时钟抖动测量，确保按照 PCI-SIG Gen 1/2/3/4/5 通用时钟、SRNS 和 SRIS 规范的规定应用适当的滤波器，同时以易于阅读的方式提供结果格式。
嵌入式
- 5G 和 GaN：嵌入式设计师需要了解的内容
- Silicon Labs：物联网连接产品组合将 Wi-Fi 功耗降低一半
- Silicon Labs 展示智能家居和楼宇自动化连接解决方案
- Microchip：使用 LPSS 的 PCIe 3.1 以太网桥可实现节能
- TI：以太网 PHY 简化设计并优化网络性能
- Molex 增加了 8 和 20 电路中等功率 MultiCat 电源连接器版本
- Microchip：时钟缓冲器符合 DB2000Q/QL 标准以及 PCIe Gen 4 和 5 低抖动规范
- Marvell：低功耗 PCIe Gen4 NVMe SSD 控制器
- Silicon Labs 推出广泛的汽车级时序解决方案组合
- 模拟 IC 降低了功耗和解决方案尺寸
- USB-C 在可穿戴设备和移动产品中的作用越来越大
- 设备通过现有交换机和电缆提升 PoE 功率