Silicon Labs发布PCIe Gen 5时钟方案 业界领先抖动性能与能效
Silicon Labs推出全面的时序器件系列,提供业界领先的抖动性能,超越PCI Express 5.0规范严苛要求。Si5332"任意频率"时钟家族产生参考时钟,RMS抖动仅140 fs,使PCIe SerDes能在峰值速率下运行并保留充足设计裕量。
时钟树整合与多平台适配
这些时钟可生成任意PCIe与通用频率组合,使从网卡到高性能计算加速器的广泛平台能整合时钟树。
低功耗1.5V/1.8V供电下的数据中心与边缘方案
面向运行于低功耗1.5V或1.8V轨的数据中心和边缘应用,Silicon Labs还提供Si522xx PCIe时钟发生器和Si532xx PCIe缓冲器家族。每款器件支持2/4/8/12路PCIe Gen 1/2/3/4/5合规输出,适配多样PCIe端点时钟需求。
HCSL逻辑消除外部终端电阻
这些方案是业界最低功耗PCIe时钟和缓冲器,得益于Silicon Labs验证的推挽高速电流转向逻辑(HCSL)。HCSL消除传统恒流驱动器所需的外部终端电阻,进一步降低板级复杂度和功耗。
全架构合规与无缝升级
完全符合PCIe Gen 5 Common Clock、Separate Reference No Spread(SRNS)、Separate Reference Independent Spread(SRIS)架构,新产品通过免除离散电源滤波组件简化PCB布局。设计者可将Si5332、Si522xx或Si532xx直接放入现有Gen 1/2/3/4设计,无需重新设计时钟树即可升级至Gen 5。
更新抖动测量工具支持Gen 5精确滤波器
为支持这些进步,Silicon Labs更新PCI Express时钟抖动工具。软件现包含Gen 5参考时钟测量所需的精确滤波器,确保用户按PCI-SIG规范应用正确设置并以直观格式获取结果。
嵌入式
- 5G 与 GaN:嵌入式设计师的关键洞察
- Silicon Labs 发布高能效 Wi-Fi 模块,物联网设备能耗减半
- Silicon Labs 在 Embedded World 2019 展示面向智能家居与楼宇自动化的先进 Wireless Gecko 方案
- Microchip 推出集成 LPSS 的 PCIe 3.1 以太网桥,提升能效
- TI 发布以太网 PHY,简化设计并提升网络性能
- Molex推出8/20路中功率MultiCat连接器 精密加工触点保障耐用与快速配合
- Microchip 推出 20 路时钟缓冲器,超越 PCIe Gen 5 抖动要求,符合 DB2000Q/QL 标准
- Marvell 推出超低功耗 PCIe Gen4 NVMe SSD 控制器,面向数据中心与边缘
- Silicon Labs 发布全系车规级时序套件,保障车内时钟可靠性
- 美信集成发布三款低功耗模拟 IC,赋能边缘与云端应用能效提升
- USB-C 在可穿戴与移动设备电源管理中的日益关键角色
- Microchip 推出 90W PoE 助推器,无需更换交换机即可为传统与 IEEE 设备供电