量子器件：超越CMOS——利用隧穿、量子点与自旋电子学构建未来电子学

自1960年代以来，CMOS技术遵循可预测的缩放轨迹：栅长从微米级缩至现产65 nm节点，预计2007年达45 nm。在65 nm时，量子隧穿驱动的漏电流开始主导；45 nm需精密工程抑制漏电。MOS晶体管常规缩放极限预计在20–30 nm，终极物理边界或为1–2 nm。光刻技术持续进步，但亚20 nm器件需采用利用而非对抗量子力学效应的新型有源结构。

当MOS几何尺寸逼近电子德布罗意波长，栅氧化层和窄沟道的隧穿效应显著。这种量子漏电迫使业界探索利用隧穿提升性能和能效的器件。关键候选包括谐振隧穿二极管（RTD）、双层隧穿晶体管（Deltt）、金属-绝缘体-绝缘体-金属（MIIM）二极管、量子点晶体管和石墨烯器件。自旋电子学提供非耗散的替代电荷控制逻辑。

量子隧穿

量子隧穿：电子表现为波，能穿透薄于其波长的绝缘势垒，即使经典物理预测会反射，仍有非零透射概率。

经典上电子需具备足够能量翻越势垒，否则反射。量子力学允许电子以非零概率出现在足够薄势垒的另一侧。隧穿概率随势垒变薄急剧增加。

隧穿二极管

隧穿二极管：Esaki隧穿二极管是早期量子器件，依赖高掺杂耗尽区——掺杂浓度约为普通整流器1000倍——使势垒变薄，在适当偏置下发生隧穿。

谐振隧穿二极管（RTD）

RTD：由两个隧穿势垒夹一量子阱组成。当源端能量与阱中量子能级对齐（谐振条件）时电子穿越器件。电流随偏压接近谐振上升，错位后下降，呈现天然开/关特性，可替代逻辑单元中成对的常规晶体管。

RTD已展示712 GHz振荡频率。其开/关切换可减少元件数量、面积和功耗，优于传统CMOS电路。 [GEP] [ERB]

双层隧穿晶体管（Deltt）

Deltt：由两个超薄导电阱（量子阱）经宽禁带绝缘体（如GaAlAs）隔开组成。栅电压对齐两阱能级时电子隧穿导通；过大偏压使能级错位而截止。器件表现为互补对，无需单独p/n型晶体管，工作电压约100 mV。

Deltt原型在4.2 K、77 K和0 °C下工作；预期可实现室温操作。 [GEP] [IGB] [PFS]

金属-绝缘体-绝缘体-金属（MIIM）二极管

MIIM二极管：在金属电极间夹两层绝缘体的量子隧穿器件。绝缘层须薄于电子德布罗意波长。正向偏置下，两绝缘体间形成量子阱，隧穿概率剧增，产生陡峭正向特性。MIIM频响优于常规MIM二极管，达3.7 THz。增设第三电极可转为晶体管。 [PHI]

量子点晶体管

量子点——孤立纳米导体——可离散存储电荷，1–3 nm量子点可容单电子。将量子点置于薄绝缘层上并耦合栅极，栅压可将点能级与源对齐，使单电子隧穿上点（"单电子盒"）。将点嵌入源漏间，点电荷状态即成为栅控制的源漏电流调制，类似RTD或Deltt。此法允许单一晶体管类型构成互补逻辑。 [GEP]

单电子晶体管

当微小导电岛被两隧穿势垒包围，单电子加入即大幅改变岛电位，阻止进一步隧穿——即库仑阻塞。此机制支撑单电子晶体管，通常需低温。石墨烯量子点已演示室温工作。 [GEP]

石墨烯与碳纳米管晶体管

石墨烯晶体管：单原子层碳片石墨烯无需掺杂即显优异导电性。采用石墨烯栅极的晶体管展现低功耗、高开关速度，有望替代硅。石墨烯量子点实现室温单电子晶体管行为。 [AKG] [JWA]

碳纳米管晶体管：将石墨烯卷成管得一维导体，支持弹道输运，极小散射。金属和半导体纳米管均已集成场效应晶体管，提供比硅更小、更快、更低功耗的替代方案。 [MBR] [PNG]

自旋电子学

自旋电子学利用电子自旋（上/下）作为二进制状态，实现极低耗散的数据存储和逻辑。磁隧穿结（MTJ）由两铁磁层经薄绝缘层隔开；结电阻取决于相对自旋取向。添加反铁磁钉扎层稳定参考磁化，增强读/写灵敏度。嵌入硅晶圆的MTJ阵列提供非易失、高速存储，已商用化。 [WJG] [IBM] [TLE]

未来自旋晶体管虽未实现，但可望实现无电荷移动的自旋传播逻辑门，大幅降低功耗。铁磁接触或圆偏振光注入自旋已被演示，为自旋电子学开辟路径。 [DDA] [RCJ2]

回顾

• MOS栅氧变薄导致不可接受的漏电和发热，标志常规缩放的实际极限。
• 谐振隧穿二极管利用量子隧穿实现高速、低功耗放大。
• Deltt晶体管控制量子阱间隧穿，无需单独p/n器件即可实现互补逻辑。
• 量子点晶体管以单电子岛替代栅极，通过库仑阻塞调制电流。
• 自旋电子学操控电子自旋而非电荷，提供非耗散数据处理。

相关工作表

• 半导体电导工作表