选择合适的 Redriver 或 Retimer 以扩展 PCIe 信号传输距离

Redriver 和 Retimer 解决方案对延伸现代算力与 NVMe™ 存储系统中 PCIe® 信号传输距离至关重要。本指南解释如何为当今高性能工作负载和未来新兴标准选择最优器件。

云计算和数据中心基础设施对更高数据率的不懈追求，对信号完整性提出严苛要求。吞吐率攀升导致最大可行传输距离缩减，限制系统扩展性。Redriver 和 Retimer 均可缓解这些损耗，但各呈不同权衡，部署前必须理解。

本文提供选择 Redriver 或 Retimer 的实用框架，详述各技术如何延伸 PCIe® 传输距离，以及影响其在算力和 NVMe™ 存储环境适用性的因素。

PCIe 信号完整性挑战

PCIe® 仍是服务器和数据中心网络主导高速接口。数据率从 Gen1 (2.5 GT/s) 演进至 Gen5 (32 GT/s)，Gen6 预计再翻倍。这些速率所需高频加剧标准 FR4 PCB 上衰减和色散，FR4 仍是最经济基板却在 10 GHz 以上损耗显著。

高性能介质如 Megtron 6 提供优异衰减特性——却比 FR4 贵约七倍。许多设计中，成本溢价超过信号质量收益。图 1 展示 FR4 和 Megtron 6 随频率衰减对比。

其中：
W = 线宽 (mil，本例 5 mil)
F = 频率 (GHz)
Df = PCB 材料损耗因子 (损耗角正切)
Dk = PCB 材料介电常数

图 1. FR4 与 Megtron 6 衰减随频率变化

连接器进一步增加损耗——典型 PCIe CEM 连接器在 32 Gbps 增加 ~1.5 dB。PCIe Gen5 标准允许总信道损耗预算 36 dB，留给 PCB 和线缆损耗的余量有限，信号退化前难以接受。

Redriver 解析

Redriver 是高带宽模拟放大器，接收端用连续时间线性均衡器 (CTLE) 抵消频率相关衰减。发射端可选预加重塑造波形改善眼图闭合。因 Redriver 协议无关，缺乏链路训练逻辑，无法适应 PCIe 嵌入式链路训练序列。

Redriver 关键优势：低成本、功耗适中、集成简单。但也会放大所有信号噪声，增加自身抖动基噪——典型 8 ps 本征抖动——且无法校正非 ISI 抖动。Redriver 通常限于 Gen1-Gen3 PCIe 链路，因噪声过度累积在 16 Gbps 以上变得不切实际。

图 2 展示典型单通道 Redriver 框图。

图 2. 单通道 Redriver 框图

Redriver 的局限

Redriver 可延伸低复杂度 Gen1-Gen3 系统迹线长度，但无法补偿 Gen4 (16 Gbps) 和 Gen5 (32 Gbps) 链路的更高衰减和更严格时序预算。级联多个 Redriver 适得其反，因每级添加自身噪声，实际抖动预算翻倍。因此 Redriver 不适合需 16 Gbps 以上长距离 PCIe 链路的数据中心工作负载。

Retimer 救场

从 PCIe Gen4 起，标准明确要求高速链路使用 Retimer。Retimer 感知物理层，实现完整链路训练和恢复逻辑。包含时钟数据恢复 (CDR) 模块重新提取嵌入时钟、串并行转换器 (SERDES) 对、实时诊断眼图监测子系统。

图 3 展示双向单通道 Retimer 高层框图。

图 3. Retimer 框图

典型 Retimer 提供 x4、x8、x16 配置，分别提供 4、8、16 物理通道。其架构完全重生数据流，消除插入损耗并保持信号抖动预算。这使 Retimer 成为高吞吐、长距离 PCIe 应用不可或缺组件，如 NVMe SSD、400 Gbps 以太网和加速器互联。

表 1 对比 Redriver 和 Retimer 核心属性。

表 1. Redriver 与 Retimer 对比

PCIe 应用中的 Retimer 示例

Retimer 现为许多数据中心拓扑强制组件。图 4 展示典型服务器架构，Retimer 位于 CPU 根复合体与背板或加载卡之间，支持线缆、升压卡或额外交换机的信号扩展。

图 4. 带 PCIe Retimer 的服务器示例

常见配置包括：
• CPU ↔ Retimer ↔ 加载卡 (AIC)
• CPU ↔ Retimer ↔ 升压卡 ↔ AIC
• CPU ↔ Retimer ↔ 线缆 ↔ 交换机 ↔ AIC
• CPU ↔ Retimer ↔ 线缆 ↔ AIC

图 5. 升压卡和主板上的 Retimer 连接 AIC

总结：Redriver 仍适用于低速、简单设计，但任何需 >16 Gbps 的应用——无论 PCIe、USB 4.0 或 Thunderbolt 3.0——Retimer 提供必要信号再生并符合现代链路训练协议。

参考文献

1. 高速串行总线中继器入门 (PDF)
2. PCI-SIG® 教育网络研讨会系列 2019 (PDF)
3. AN 766: Intel® Stratix® 10 器件，高速信号接口布局设计指南 (PDF)
4. PCI Express 基础规范 5.0 版，1.0 版，2019

行业文章是一种内容形式，允许行业合作伙伴以编辑内容不太适合的方式，与 All About Circuits 读者分享有用的新闻、信息和技术。所有行业文章均遵循严格的编辑准则，旨在为读者提供有用的新闻、技术专长或故事。行业文章中表达的观点和意见属于合作伙伴，不一定代表 All About Circuits 或其作者的观点。