共栅极 JFET 放大器：设计、操作与应用
相关工作表：
什么是共栅极 JFET 放大器？
共栅极 (CG) 配置是三种经典 JFET 拓扑（共源极、共漏极、共栅极）之一。在 CG 级中，栅极是公共端子，源极是输入，漏极是输出。这种排列提供低输入阻抗、高输出阻抗，负电压增益对典型分立 JFET 可达 10–20 倍。
工作原理
源极电压变化调制栅-源电压 (VGS)。JFET 漏极电流 ID 遵循方程 ID = IDS (1 – VGS/VP)²。因漏极电位高于源极，漏极输出电压为 ID 与漏极电阻 (RD) 乘积，给出约 –RD/(RS + ro) 的负电压增益。
典型偏置方案
栅极常通过高值电阻或偏置网络接地以维持 VGS ≈ 0 V。源极电阻 (RS) 建立偏置点并提供负反馈，改善线性度。若需稍负 VGS 以获更高增益，可经分压器施加小直流偏置（如 0.2 V）至栅极。
优势与用例
- 低输入阻抗 (<1 kΩ)，适合驱动高阻抗射频前端。
- 高输出阻抗，适用于电压-电流转换。
- 优异频率响应——合理布局下共栅极级可超 100 MHz。
- 源极电阻选取匹配输入源阻抗时，噪声性能优异。
示例设计
元件： 2N5457 JFET, VD = 12 V, RD = 10 kΩ, RS = 1 kΩ。
偏置点：VGS ≈ –0.2 V, ID ≈ 2 mA. 电压增益 ≈ –10. 10 pF 负载下带宽 > 10 MHz。
设计贴士
- 选择合适夹断电压 (VP) 和跨导 (gm) 的 JFET 以匹配目标频率。
- 短引脚布局和低电容 PCB 材料最小化寄生电容。
- 接近 JFET 最大漏极电流工作时使用适当散热片或热垫。
- 双音测试检查三阶截获点 (IP3) 验证线性度。
延伸资源
动手设计练习请下载 JFET 放大器工作表，完成偏置计算、增益预测和仿真。
工业技术