你的第一个 VHDL 程序：分步 Hello World 教程
学习新语言时，打印简单消息是经典的完整性检查。掌握“Hello World!”输出能确认环境配置正确，并窥见语言核心语法。
VHDL 是硬件描述语言，而非传统软件语言，你可能好奇它如何显示文本。诀窍在于 VHDL 代码在仿真器中执行，仿真器能模拟数字电路并将诊断消息输出到屏幕。本教程专注于语言本身，不涉及 FPGA 或 ASIC 硬件。
本文属于基础 VHDL 教程系列。
把 VHDL 看作并行编程语言：你描述电路行为，仿真器在虚拟环境中运行该描述。在该环境中，你可轻松产生控制台输出，使“Hello World!”成为理想起点。
如何免费安装 VHDL 仿真器和编辑器
练习
此视频教程引导你创建第一个 VHDL 程序：
我们生成的最终代码：
entity T01_HelloWorldTb is end entity;
architecture sim of T01_HelloWorldTb is
begin
process is
begin
report "Hello World!";
wait;
end process;
end architecture;
在 ModelSim 中按运行键后的仿真器控制台输出：
VSIM 2> run # ** Note: Hello World! # Time: 0 ns Iteration: 0 Instance: /t01_helloworld
分析
开头声明实体。实体定义模块接口——输入输出。对于仅打印消息的简单测试平台，无需端口，故实体故意留空。
接着指定架构，代表模块内部实现。架构是实际逻辑所在；单个实体可有多架构，属进阶特性，后续介绍。
架构内定义进程。VHDL 中进程像线程，顺序执行语句。此处进程含两句：
report "Hello World!";– 向仿真器控制台发送文本。wait;– 无限挂起进程，阻止仿真器继续动作。
ModelSim 仿真时，控制台立即显示“Hello World!”，确认代码语法正确且仿真器工作正常。
要点
- VHDL 中
process相当于程序线程。 report语句向仿真器控制台输出文本。wait;语句无限暂停进程，适合构建简单测试平台。
进入下一教程 »
VHDL