为何晶圆级芯片级封装(WLCSP)是新一代可穿戴SRAM的关键
近期可穿戴技术讨论中，The Osterhout Design Group CEO Ralph Osterhout指出："笨重设备让人疏离环境。若让你看似长锤头鲨满身导线？不行，不会奏效。"(来源)
为保持板级占地小，微控制器持续向更小制程节点演进并增加更复杂功能。这不可避免地提高片上缓存内存需求。然而每个新节点因软错误率更高、良率更低、功耗增加，使集成额外嵌入式SRAM更困难。客户还需高度定制SRAM选项，MCU厂商不可能备齐所有可能缓存大小。因此许多设计师选择将缓存置于外部SRAM芯片。
但外部SRAM自带空间惩罚。六晶体管单元布局下，将SRAM芯片缩至新节点仍留下笨重封装，嵌入式SRAM的相同可靠性和功耗问题重现。
一解法是将SRAM芯片与MCU芯片结合于多芯片封装(MCP)或3D系统级封装(SiP)。虽可减少总板级面积，但需巨额资本投入且限制生产后灵活性。SiP中替换单芯片需整包重新认证，成本高耗时长。
有无方法保持SRAM外置却大幅削减封装尺寸？答案在于最小化芯片到封装面积比。
当今最先进方法是晶圆级芯片级封装(WLCSP)。WLCSP在切割后立即将每颗芯片封装，消除键合线或中介层。设计上，芯片级封装面积不超芯片面积20%，现代工艺仅添加薄层凸块材料，足迹近乎不变。
图. Deca Technologies开发的WLCSP在保持芯片面积同时实现高密度封装。(来源：Deca Technologies/Cypress Semiconductor)
相比裸芯片，CSP提供多项优势：更易测试和处理、更低装配成本、更优热导率。此外，当芯片采用新制程节点制造时，CSP封包可保持不变，允许无需重新设计封装即直接升级。
对可穿戴和IoT应用，体积节省惊人。典型48球BGA SRAM尺寸8mm×6mm×1mm(48mm³)。WLCSP封装下同芯片仅需3.7mm×3.8mm×0.5mm，体积减少约85%。这种收缩直接转化为更小PCB和更薄终端产品。
因此，基于WLCSP的SRAM需求正从可穿戴扩展至更广IoT生态。寻求利用这些优势的设计师可参考"Chip-Scale Packages入门"等资源获取最佳实践。
嵌入式