上电相位确定性：在高速 ADC/DAC 平台利用多芯片同步

将多个数字信号处理模块、宽带 DAC 和 ADC 集成到单片单片芯片中，现在可以卸载耗电的 FPGA 资源。这产生了更小、功耗更低的平台，支持比以往更高的通道数和采样率。关键在于，这些先进 IC 采用多芯片同步 (MCS) 算法，在上电时为所有通道提供确定性相位，消除了对齐前端网络所需的复杂系统级校准。

高层系统框图

图 1 所示测试系统包含四个集成 DAC/ADC/DSP IC，每个含四个 12 GSPS DAC、四个 4 GSPS ADC、12 个数字上变频器 (DUC) 和 12 个数字下变频器 (DDC)。整个阵列由单个 500 MHz 参考时钟驱动，经四个 PLL 综合器分配，产生每个数字化 IC 所需的 12 GHz 时钟。每个输入输出连接射频前端，为边缘发射式 RF 连接器提供滤波和放大。所有信号由单一 12 V 电源供电，发射路径走板底层，接收路径走顶层，以最大化通道间隔离。

点击查看大图

图 1. 用于演示 MCS 和多通道校准算法的系统高层框图（来源：Analog Devices）

子阵列时钟树结构

时钟树围绕单个 500 MHz 参考构建，馈送四个 PLL 综合器和一个参考锁定缓冲器，生成系统参考信号 (SYSREF) 和基带处理器 (BBP) 时钟。此架构提供三大优势：

• 单通道 SYSREF 延迟校正 IC 间走线长度失配。
• 逐 PLL 相位调整同步所有数字化时钟并补偿热梯度。
• 用户可定义 SYSREF 延迟满足每个数字化器的建立/保持要求。

缓冲器 IC 的模拟微调抽头使 SYSREF 脉冲在同一采样时钟周期内到达所有 IC，提供可在软件或硬件中校正的单相位参考。

与基带处理器的数字接口

每个数字化器与 BBP 建立 JESD204B 或 JESD204C 链路。链路参数——通道数 (L)、转换器分辨率 (N')、虚拟转换器 (M)——决定数据带宽。本研究中，DAC 链路用 M=16, N'=16, L=4；ADC 链路用 M=8, N'=16, L=2。以 250 MSPS I/Q 数据率，ADC 和 DAC 侧通道速率均为 16.5 Gbps，计算如下：

JESD204B 计算公式：

链路在 JESD204C 子类 1 下运行，利用 SYSREF 对齐本地扩展多块计数器 (LEMC)。LEMC 以 7.8125 MSPS 运行（F=8 八位字节/帧，K=32 帧/多帧）。跨任意射频频率的确定性相位要求 LEMC 速率在系统温度变化时保持恒定。

多芯片同步方法

集成 ADC/DAC IC 提供 MCS 电路，保证所有发射和接收射频通道的确定性相位，即使 DUC/DDC DSP 模块处于激活状态。出厂校准时填充查找表 (LUT)，使每次上电无论射频频率、热漂移或系统复位，都能达到相同相位对齐。

图 2 展示两步 MCS 工作流：

点击查看大图

图 2. MCS 工作流对齐整个子阵列的数据通道和内部 NCO（来源：Analog Devices）

算法分为：

• 一次性同步 —— 通过同步 SYSREF 和 LEMC 边界对齐所有数字化器的 JESD 数据通道。
• NCO 主从同步 —— 通过 BBP 路由基于 GPIO 的触发信号对齐所有内部 NCO。

一次性同步期间，用户定义 JESD 参数并配置可选 SYSREF 平均。系统向所有 IC 发出同步 SYSREF 脉冲。轮询 SYSREF-LEMC 相位寄存器；零值确认对齐。随后主从同步指定一个 IC 为主机；其 GPIO0 输出驱动其余 IC 的 GPIO0 输入。在 LEMC 上升沿触发复位所有从机 NCO，锁定至主机相位。

点击查看大图

图 3. SYSREF 信号实现一次性同步；GPIO 信号实现 NCO 主从同步，达成确定性相位（来源：Analog Devices）

两步完成后，接收 DDC 和发射 DUC 在静态热梯度下经 100 次上电循环仍表现出可重复的相位偏移。图 4 显示校准后的相位偏移紧密聚集，确认所有八个 DDC 和八个 DUC 的确定性行为。

点击查看大图

图 4. 接收精细 DDC（左）和发射精细 DUC（右）在反复上电循环后保持对齐（来源：Analog Devices）

若在启动时执行 MCS 算法，只要 PLL 综合器保持与 SYSREF 信号的相位关系，即可建立确定性相位。为抵消热漂移导致的 PLL 相位变化，平台引入 PLL 综合器相位调整以保持对齐。

下一期将深入探讨 PLL 相位调整、多子阵列扩展性，以及构建在此确定性基础上的系统级校准算法。

参考文献

1. Del Jones, “JESD204C Primer: What’s New and in It for You—Part 1.” Analog Dialogue, vol. 53, no. 2, June 2019.

2. Del Jones, “JESD204C Primer: What’s New and in It for You—Part 2.” Analog Dialogue, vol. 53, no. 3, July 2019.