10nm 芯片的空气隔离物
这是关于 IEDM 2016 上 IBM 特色论文的四部分系列中的第三部分。
一年一度的国际电子器件会议是“世界上报告半导体和电子器件技术、设计、制造、物理和建模领域技术突破的杰出论坛”。因此，IBM 研究人员带来了他们的扫描探针温度计、用于 10 纳米芯片和 7 纳米芯片的空气隔离器，为了不被硅超越，他们还带来了碳纳米管。 IBM 员工和许多合作伙伴的这些论文和演讲将参加本周在旧金山举行的会议。
IEDM 收录了四篇 IBM 论文，作为会议重新想象计算的最佳例子——扩展摩尔定律，构建新架构，并使用新材料超越它。以下是对这些论文以及这些工作背后的科学家的详细介绍。第三部分是IBM研究院高级技术人员、发明大师程康国博士的论文“Air Spacer for 10nm FinFET CMOS and Beyond”。
虽然今天可以制造 14 nm 节点芯片，但在向下一个节点飞跃方面仍然存在重大挑战。随着晶体管变得越来越小，寄生电容（不需要的电荷）会导致两个问题：晶体管之间的信号切换变慢，而功耗增加。程和他在 IBM 奥尔巴尼纳米技术中心的团队探索了如何在 10 纳米晶体管中使用空气作为绝缘体。他们的空气隔离器已证明可将晶体管级的电容降低多达 25%，并将环形振荡器测试电路中的电容降低多达 15%。
晶体管有四个基本要素：一个通道、两个位于通道两端的蓄水池（所谓的源极和漏极），以及一个控制通道以开启或关闭晶体管的栅极。触点（金属合金）用于将源极、漏极和栅极连接到晶体管上方的导线，然后连接以完成电路的其余部分。随着晶体管变得越来越小，以及彼此之间的距离越来越近，晶体管触点之间的间隙也越来越大。一些电荷没有流入通道做有用的功，而是储存在这些间隙中。当晶体管开关时，储存的电荷又出来了，浪费能量。由于需要更多的功率来来回移动这些额外的电子，因此需要更多的能量来使芯片工作——这也使得它更热，有时甚至无法使用。
左上： 具有 10nm 尺寸的空气间隔物（白色空间）的 FinFET 晶体管的 TEM 图像。 右上角： 激进的垫片下拉过程后的损坏；特别是鳍片和源极/漏极外延的腐蚀。 中下： 部分气垫结构示意图。仅在鳍片顶部上方形成空气间隔物以最小化对栅极堆叠的影响。介质衬垫用于在空气间隔件制造过程中进一步保护栅极堆叠。
因此，需要在附近的触点之间放置一种新材料，以帮助防止那些讨厌的电子粘在触点之间。事实证明，最好的材料根本不是材料——它是空气。因此，IBM 团队致力于弄清楚如何在晶体管的触点之间创建一个充满空气的微小空间，以帮助控制有多少电子被存储在这些间隙中。该工艺开发的晶体管功耗降低了 25%，进而使整个电路的功耗降低了 15%。
空气隔离器将有助于实现下一代系统的 10 和 7 纳米芯片，以及可能更高效的 14 纳米芯片。
阅读第一部分：映射热点
阅读第二部分：另一种碳纳米管芯片
纳米材料