硅锗FinFET：开创7nm及更远节点低阻通道

IBM研究院阿尔巴尼团队正推动CMOS技术向10nm、7nm及未来节点演进。随器件尺寸缩放，晶体管通道电阻成为芯片性能决定性因子。创新通道材料降低该电阻，是保持7nm及以下竞争力的关键。我们聚焦硅锗（SiGe），去年7nm发布中实现功耗性能增益的关键材料。

SUNY理工纳米技术中心制造的10nm对称Si FinFET (a) 与SiGe FinFET (b) 截面。SiGe FinFET展现优越电学性能。

当前14nm FinFET芯片采用纯硅通道——硅稳定性限制其超越此尺度。对比下，SiGe基FinFET在工业10nm标准下交付验证性能增益，提供通往可扩展CMOS技术的实用路径。一大优势：单芯片集成低功耗与高性能器件且互不妥协。

SiGe FinFET亦展现增强电学可靠性，转化为芯片全生命周期更稳定性能。故同一工艺流同时服务高性能超算与功耗受限移动设备。

将较大锗原子引入硅晶格，SiGe制造刻意晶格错配，在晶体管通道产生应变。此应变增强载流子迁移率，允许更低电压下更大电流。因此SiGe在保持功耗-性能平衡前提下，实现向更小尺寸的可扩展路线图。

面向未来节点的SiGe：破解10nm与7nm芯片制造挑战

在整个集成流程中维持应变、控制缺陷密度是SiGe FinFET在10nm及以下面临的两大核心技术障碍。热退火激活掺杂剂、源漏凹陷形成均匀结、超短鳍设计的鳍图案化均可能导致应变损失。

缺陷控制对量产同等关键。SiGe通道与硅衬底晶格错配使全晶圆缺陷水平难控制在可制造限内。通过先进外延生长、创新鳍模块集成、精炼源漏工程，我们在10nm与7nm测试节点实现应变保持与低缺陷率。

基于此可行性研究，我们与芯片设计商及晶圆厂合作推动SiGe FinFET量产。预期SiGe将在次世代CMOS节点取代硅FinFET，驱动从超算到移动设备的一切。该技术亦对“超越摩尔”应用——云、认知计算等低功耗场景——极具潜力，高效能耗比至关重要。