闪速 ADC（并行模数转换器）：设计、工作原理与应用
闪速 ADC 又称并行 A/D 转换器，是最直接的 ADC 架构。它由一系列比较器组成，每个比较器将模拟输入与一个不同的参考电压比较。比较器输出送入优先编码器生成二进制输出。下图展示 3 位闪速 ADC：
参考电压（Vref) 由精密稳压器提供——为清晰起见原理图省略了稳压器。随着输入电压升高超过逐级参考电压，比较器依次饱和为高电平。优先编码器输出对应最高位有效比较器的二进制数，有效忽略低位信号。
ADC 运行时输出通常如下：
许多实际设计中，全功能优先编码器并非必需。因比较器输出从最低参考电压到最高依次置高，最高位有效输入可用简单异或门网络选出，无需复杂编码器：
编码器甚至可用二极管矩阵实现，凸显该拓扑可达到的极简元件数：
闪速 ADC 的简洁性伴随极高速度；其极限仅在于比较器和逻辑门的传播延迟。但架构极其消耗元件：3 位需 7 个比较器，4 位需 15 个，每增加一位数量翻倍。因此 8 位闪速 ADC 需 255 个比较器——对大多数应用不切实际。
尽管元件成本高，闪速 ADC 仍有独特优势。参考分压电阻全等值时，每个二进制计数对应相同模拟增量，响应线性。专用应用中调整分压值可创建自定义非线性映射——其他 ADC 架构无大幅重设计无法做到。
相关工作表：
- 模数转换工作表
工业技术