数字斜坡（计数器）ADC：工作原理、优势与局限
常称阶梯斜坡或计数器 ADC，数字斜坡转换器概念直观但存在固有性能限制。
核心思路：让自由运行的二进制计数器驱动数模转换器（DAC），将 DAC 模拟输出与待数字化信号比较。比较器输出控制计数器何时停止和复位，从而“锁存”与输入电压匹配的数字值。
每个时钟脉冲计数器加 1，DAC 输出电压按离散步进上升。比较器持续监测 DAC 输出是否超过模拟输入。
若输入电压高于 DAC 输出，比较器保持高电平，计数器继续计数。一旦 DAC 电压超过输入，比较器翻转为低电平。
随之发生两件事：低电平跳变“锁存”当前计数器值到移位寄存器，作为 ADC 数字输出；计数器接收有效低 LOAD 信号，下一时钟沿复位为零。
于是 ADC 产生 DAC 输出的阶梯波形，上升至输入电平，捕获对应二进制码，重新开始循环。时域示意图如下：
注意连续更新间隔随输入幅度变化：低信号更新更频繁，高信号间隔更长。
许多实际应用中这种可变采样周期不可接受。且每次转换周期必须从零开始计数，从根本上限制速度，使数字斜坡 ADC 竞争力弱于其他计数器架构。
尽管有缺点，数字斜坡设计的简单性使其在成本敏感或教学场景仍有用武之地，尤其是高分辨率比最大吞吐率更关键时。
工业技术