掌握高速 PCB 设计：完整设计指南

大多数常规工程项目使用标准 PCB 设计，但传统 PCB 不适用于所有场景。面对高级应用，你需要高速 PCB。然而高速 PCB 设计棘手，需关注信号完整性、反射、串扰等细节。若这些术语陌生，本文为你而写。

你将学习高速 PCB 方方面面及设计规则，并与高频 PCB 对比。开始吧。

什么是高速 PCB？

高速系统

高速 PCB 使用高速信号在组件间传输数据。信号沿铜走线传播至目标，可为模拟或数字。高速与标准板差异不大，但分类依据是系统信号边沿速率：边沿快即高速 PCB。高信号完整性 PCB 也属高速 PCB。其他指标：高速 PCB 带无线网络 RF 前端；设计聚焦互连设计、PCB 叠层设计、走线——前两者做对，第三个自然不成问题。

高速 PCB 应用

多块 PCB

高速 PCB 适用几乎所有应用：网络通信系统(信号完整性验证)、高速数字测试板(测试含 RF 滚降信号)、大批量短周期消费电子、高阻抗控制要求射频电路、高速运行医疗设备。其他产品：路由器、高速数据通道、服务器、功放、存储区域网络、收发模块。

高速 PCB 设计规则与挑战

印制电路板

高速 PCB 设计有规则定义方法，我们详细分析规则并探讨挑战。

阻抗

设计高速 PCB 布局需考虑两个阻抗值：单端阻抗 Zo 和差分阻抗 Zdiff。这是并行和串行接口常用阻抗值。坚持正确阻抗至关重要，否则走线产生信号反射、信号质量损失、工作频率降低、产生难以忍受的 EMI。其他罕见阻抗类型：共模 ZCM、偶模 Zoe、奇模 Zoo。

接地

高速 PCB 设计难以在单层走完所有接口，需过孔转层。规则：所有层 GND 多边形电位相同，尤其是信号过孔附近。称这些 GND 过孔为缝合过孔，需尽可能靠近 GND 多边形，确保所有高速走线有相同 GND 参考。过孔设计不当导致阻抗问题，确保过孔直径正确可避免。高速信号走线用过孔棘手，需在过孔间留足空间避免高电流密度过热。

串扰

串扰是传输信号时在相邻走线产生的不想要效应，通常导致信号变化。走线过近时发生，留至少 3W 间距可减少。差分对用 5W 规则间距；周期性信号差分对与其他差分对保持至少 8W 距离。异步信号走线与高速信号走线保持足够距离。多层板垂直于相邻层走线可最小化串扰。

元件布局

带元件 PCB

元件布局对高速 PCB 设计至关重要。设计前规划元件位置。理想做法：为模拟元件(如有)单独放置 GND 多边形，远离数字走线元件避免 EMI。高速元件不需过长走线，预留长度调整空间远离干扰源。避免高速元件靠近板边，影响信号质量，宜置于中心。

走线形状

不同走线形状

高速走线拐角须圆滑平滑，避免尖角。获取最佳走线形状避免阻抗变化，最好 45° 弯折。

高速 PCB 设计的三大核心问题

高速 PCB 问题多，不解决会让电路失效。列出三大必须避免的问题：

时序

信号相对其他信号传输不正确即有时序问题。时钟控制所有信号，时序差只会收到损坏数据。解决：匹配两条耦合走线长度，同步走线与时钟频率，使其同时传输。

噪声

噪声是传输中影响信号的任何干扰。每块 PCB 都有噪声，但高噪声导致数据损坏，必须避免。解决：走线保持足够距离降低噪声敏感度，也能降低 PCB 噪声水平。

完整性

传输后信号不符合预期即完整性受损，通常因传输中干扰。解决：收发端间使用合适阻抗提升信号完整性和质量，降低噪声敏感度。

高速 PCB 设计技能

PCB 设计

设计高速 PCB 前需具备技能：

如何走阻抗控制走线

带蓝色走线 PCB

须懂层叠和走线宽度计算，结果给出关键阻抗值。错误阻抗值会不利影响信号导致数据损坏。

环路面积最小化

高速信号极易受 EMI/EMC 影响。遵循基本规则可减轻：减小环路面积、用连续地平面和多缝合过孔、优化走线回流路径。

高速走线技巧

走高速走线考量多：懂如何割地平面、保持走线短、屏蔽走线防干扰、数字线间距防串扰。

使用先进设计软件

高速 PCB 设计需 CAD 软件复杂功能，需技能驾驭以免设计出糟糕原理图。

高速 PCB vs 高频 PCB

印制电路板

高速和高频定义不同，但板子本质相同，都用正弦波载波调制信号。细微差别：电压短时剧烈变化用高速电路；周期短用高频板。差异不足以分为两板，基材相同。关键是保持信号完整性。

结语

高科技 PCB

高速 PCB 设计不慎会出很多错。不同于普通 PCB，开发合格高速电路原理图需大量时间和关注。需特定技能：正确走线测阻抗、注意元件布局避免给制造商添麻烦。想做高速 PCB？联系我们，提供最佳建议和服务。