构建多代 PCIe 的高性能互连

PCI Express 和对带宽的渴望

作为将计算、嵌入式和定制主机处理器连接到“端点”外围设备（例如以太网端口、USB 端口、视频卡和存储设备）的一种手段，PCI Express® (PCIe®) 已成为参考的高性能互连。利用高速串行通信，PCIe 提供高效的点对点连接，并通过增加通道数和信号速率提供可扩展的接口带宽。

PCIe 1.0 规范于 2002 年发布，以每秒 2.5 千兆传输 (GT/s) 的速度运行，提供 8GByte/s 的总 x16 接口带宽。随后，随着第二代 PCIe 2.0 规范的到来，带宽在 2006 年翻了一番，在 2010 年，PCIe 3.0 再次将带宽提高到 32GByte/s，以满足包括高端 PC、游戏、企业计算和网络。

PCI Express 已成为各种系统设计的参考高性能互连。
（来源：Diodes Inc.）

最近，社交媒体和视频流等基于云的服务的迅速普及，对大型数据中心内的高速连接提出了新的、更苛刻的要求。

现在，随着物联网时代的到来，安装在智能城市和基础设施、智能工厂和其他工业资产、商业和住宅建筑以及用于健身和医疗跟踪的可穿戴设备中的联网传感器将为超大规模数据中心生成大量数据，捕获、存储、处理和分析。这些力量推动了对下一代 PCIe 的需求，以将数据中心服务器高效地连接到高速以太网、网络附加存储和 AI 加速器。

联网汽车将进一步增加数据负载，增加实时压力，以实现更高水平的自动驾驶并最终实现全自动驾驶汽车。在数据中心的背后，为 AI 推理训练神经网络是一项计算密集型任务，它严重暴露了外围通信的瓶颈。

由于这些各种因素现在开始发挥作用，PCIe 是再次向前发展的时候了。 PCIe 4.0 于 2017 年发布，紧随其后的是 2019 年 PCIe 5.0 的发布。图 1 显示了每个 PCIe 版本提供的总速度。

图 1：PCIe 版本提供的总速度（来源：Diodes Inc.）

随着领先的数据中心从 100Gb 以太网过渡到最新的 400Gb 规范，预计 PCIe 5.0 将被广泛使用。在实践中，PCIe 带宽的增加或多或少与以太网速度的进步保持同步，最好在两种标准之间保持平衡以帮助避免性能瓶颈。

“传统”PCI 标准仍然有效

随着 PCIe 5.0 产品开始进入市场，并且随着 PCI 特别兴趣小组 (PCI-SIG) 最近宣布下一代 PCIe 6.0 的工作已经开始，PCIe 6.0 将于 2021 年完成，PCIe 是性能的首选协议- 在可预见的未来，需要大量外围通信。

同时，向后兼容性是 PCIe 谱系的关键优势。由于 PCIe 规范没有截止日期，因此市场上甚至同一应用程序中可以共存几代产品。这对系统设计人员来说是一个优势：虽然连续的新一代 PCIe 出现以解决日益增长的带宽需求，但早期的迭代继续在大量场景中创造价值，例如个人计算、游戏以及一些企业计算和网络应用。

解决实施挑战

各代 PCIe 之间的向后兼容性使系统能够在新芯片可用时从更高的传输速度中受益，而设计更改最少。另一方面，上升的信号速度给信号余量带来额外压力，并可能增加设计复杂性。此外，显然需要能够在 PCIe 之间进行桥接的解决方案，不仅在传统接口之间，而且在其他接口（例如 USB 或图形端口）之间。

为了应对这些挑战，设计人员需要访问支持各种 PCIe 代的设备，例如图 2 中所示的时钟发生器、时钟缓冲器、控制器、数据包交换机/桥、ReDriver™ 芯片和高速多路复用器。

点击查看大图

图 2：Diodes Inc. 提供的 PCIe 解决方案示例（来源：Diodes Inc.）

ReDriver 芯片可以为提高高速系统中的信号完整性提供一种经济高效且方便的解决方案。 ReDriver 使用均衡和预加重等技术，通过引入最小延迟的输出驱动器补偿传输线损耗，以恢复信号余量并最小化抖动，以确保接收器的误码率较低。与集成了时钟和数据恢复等附加功能的重定时器相比，ReDriver 引入了低延迟，相对经济且易于实现。图 2 显示了如何使用 PCIe ReDriver，其中需要将信号驱动到更长的 PCB 轨道，例如到外部显卡或通过电缆到外部存储。这些 ReDriver 完全向后兼容，支持所有以前的 PCIe 代。

桥接器和交换机满足各种类型的主机和端点设备之间的接口要求。数据包桥通常会在 OSI 参考模型中的两层之间或两个协议之间提供接口。图 2 还显示了如何使用桥接器连接 PCIe 和包括 PCI-X 在内的传统 PCI 标准，或者连接到 USB 端口或 UART 总线接口。分组交换机是多端口/多通道设备，通常用于将单个根复合体扩展到具有多个通道的多个端口，以访问其他对等系统，例如外围设备或线卡。

除了具有各种端口配置和转换功能的独立数据包桥接器和交换机之外，PCIe 数据包交换机和 PCIe 到 USB2.0 桥接器的功能还结合在设备中，例如 Diodes Incorporated 的 PI7C9X442SL PCI Express 到 USB 2.0 的开关'。这种多功能设备可以从一个 PCIe x1 上游端口扇出到两个 x1 下游端口和四个 USB 2.0 端口，并让系统主机处理器同时访问多个 PCIe 和 USB 设备。

Diodes Inc. 等公司可以提供一系列无源双向 PCIe 1.0、PCIe 2.0 或 PCIe 3.0 信号多路复用器/多路分解器，以将单个 PCIe 通道连接到多个通道，以扩展图形或计算的带宽。这些设备还可用于启用来自单个多协议接口的连接。

时钟缓冲器通常可以将单个参考信号作为输入并产生多个输出，以便在 PCB 周围进行更广泛的分配。时钟缓冲器 IC 有多种配置可供选择，Diodes 提供专有的 PLL 设计，确保抖动保持在 PCIe 要求范围内。时钟发生器可以生成具有极低输出抖动的特定频率的时钟信号，使其适用于 PCIe 以及其他系统时钟。设计人员可以找到各种合适的器件，例如 Diodes 的 1.8V PI6CG18xxx 和 1.5V PI6CG15xxx PCIe 4.0 时钟发生器和缓冲器，它们采用 2、4 和 8 通道配置，符合所有以前的 PCIe 代。通过在片上集成终端，这些器件为每个输出节省了四个外部电阻器，从物料清单中减少了多达 32 个组件。

结论

PCIe 是适用于从嵌入式和桌面计算到高带宽数据中心连接和神经网络训练的应用程序的首选高性能互连。设计人员可以利用早期 PCIe 标准的长使用寿命以及旧规范和下一代规范之间的向后兼容性，以经济高效的方式满足不同的系统要求。通过访问包含桥接器、缓冲器、转接驱动器、开关和复用器/解复用器 IC 等功能的设备组合，设计人员可以为要求严苛的应用提供高效的解决方案。