跨 PCIe 代际设计高性能互连：应对带宽飙升挑战

PCI Express 与带宽渴求

PCI Express® (PCIe®) 已成高性能互连行业标准，以高效点对点串行链路连接 CPU、GPU、存储和网络外设。通过扩展通道数和信令速率，PCIe 提供现代应用所需带宽。

自 2002 年以 2.5 GT/s 首发（×16 链路达 8 GB/s）起，PCIe 每代带宽翻倍——2006 年 PCIe 2.0、2010 年 PCIe 3.0，近期跃升至 PCIe 4.0 和 5.0，单通道聚合吞吐远超 50 GB/s。

PCI Express 已成为广泛系统设计的参考高性能互连。（来源：Diodes Inc.）

云服务激增——社交媒体、视频流、大数据分析——放大了海量数据中心内部对极速链路的需求。物联网、智慧城市、工业 4.0 和穿戴设备激增，向服务器倾倒海量数据，要求实时捕获、存储和分析。

网联汽车将进一步加剧流量，驱动超低延迟、高带宽通路需求，支撑自动驾驶和主导下一代数据中心的 AI 推理工作负载。

应对这些压力，PCIe 4.0（2017）和 PCIe 5.0（2019）推出，如图 1 所示，提供与 400 GbE 及更高速度匹配的聚合速率。

图 1：PCIe 版本提供的聚合速度（来源：Diodes Inc.）

PCIe 5.0 有望成为下一代数据中心骨干，架起从 100 GbE 到 400 GbE 过渡桥梁。协议演进镜像以太网，在协议栈全层保持平衡、无瓶颈数据路径。

传统 PCI 标准依然有效

PCIe 5.0 推出且 PCI-SIG 已在研发 PCIe 6.0（目标 2021），PCIe 仍是高吞吐量外设通信首选方案。其关键优势是向后兼容——多代共存于单板或系统，让设计师保留旧模块同时升级平台其余部分。

解决实施挑战

新一代带来更高数据率，也提高信号裕量要求和设计复杂度。跨代际桥接——或至 USB、PCI-X、UART 等其他接口——需谨慎选型器件。

Diodes Inc. 提供全面 PCIe 支持 IC 线，含时钟发生器、缓冲器、控制器、封包交换机/桥接器、ReDriver™ 芯片、高速多路复用器，如图 2 所示。

点击查看大图

图 2：Diodes Inc. 可用 PCIe 解决方案示例（来源：Diodes Inc.）

ReDriver 芯片提供高性价比、低延迟手段，提升长迹线或线缆信号完整性。通过均衡和预加重，恢复因传输线衰减损失的裕量，确保低误码率，无需完整重定时器的额外复杂度。

桥接器和交换机在主机和端点设备间、跨协议层、或在 PCIe 与传统 PCI/PCI-X、USB、UART 间转换。多端口封包交换机将单一根复合扩展至多对等节点，而 PI7C9X442SL 等“交换桥”器件结合 PCIe 转 USB 2.0 桥接与内部交换，允许单个 PCIe ×1 上游端口扇出至两个 PCIe ×1 下游端口和四个 USB 2.0 端口。

Diodes 的无源双向 PCIe 1.0/2.0/3.0 多路复用器/解复用器支持单通道扩展至多通道带宽，适合图形或计算加速。其时钟缓冲器和基于 PLL 的发生器——如 1.8V PI6CG18xxx 和 1.5V PI6CG15xxx 系列——在 2、4、8 通道配置下提供低抖动时序，片上终端可从 BOM 裁减多达 32 个元件。

结论

PCIe 的长寿命、向后兼容、健全的桥接、缓冲、驱动解决方案生态系统，使其成为嵌入式系统、高端桌面和数据中心 AI 工作负载的首选互连。通过选择合适的 PCIe 器件组合，设计师可构建可扩展、高性价比平台，满足当今带宽需求与明天扩展需要。