Synopsys 通过 HBM3 IP 和验证实现多芯片设计

Synopsys 推出了业内首个完整的 HBM3 IP 解决方案，包括用于 2.5D 多芯片封装系统的控制器、PHY 和验证 IP。 HBM3 技术可帮助设计人员满足针对高性能计算、人工智能和图形应用的片上系统 (SoC) 设计的基本高带宽和低功耗存储器要求。 Synopsys 的 DesignWare HBM3 控制器和 PHY IP 基于经过硅验证的 HBM2E IP，利用 Synopsys 的中介层专业知识提供低风险解决方案，可实现高达 921 GB/s 的高内存带宽。

Synopsys 验证解决方案，包括具有内置覆盖范围和验证计划的验证 IP、用于 ZeBu 仿真的现成 HBM3 内存模型和 HAPS 原型设计系统，可加速从 HBM3 IP 到 SoC 的验证。为了加速 HBM3 系统设计的开发，Synopsys 的 3DIC Compiler 多芯片设计平台提供了一个完全集成的架构探索、实现和系统级分析解决方案。

Synopsys 的 DesignWare HBM3 控制器 IP 支持各种具有灵活配置选项的基于 HBM3 的系统。控制器通过包括纠错码、刷新管理和奇偶校验在内的高级 RAS 功能最大限度地减少延迟并优化数据完整性。

DesignWare HBM3 PHY IP 采用 5 纳米工艺，可作为预硬化或客户可配置的 PHY，每个引脚的运行速度高达 7200 Mbps，显着提高了电源效率，并支持多达四种活动运行状态，从而实现动态频率缩放。 DesignWare HBM3 PHY 利用优化的微凸点阵列来帮助最小化面积。对内插器走线长度的支持使设计人员在不影响性能的情况下在 PHY 布局方面具有更大的灵活性。

适用于 HBM3 的 Synopsys 验证 IP 使用下一代原生 SystemVerilog 通用验证方法架构来简化现有验证环境的集成并运行更多测试，从而加快首次测试的时间。用于 ZeBu 仿真和 HAPS 原型系统的现成 HBM3 内存模型支持 RTL 和软件验证，以实现更高的性能水平。

Synopsys 负责 IP 营销和战略的高级副总裁 John Koeter 表示：“Synopsys 继续通过高质量的存储器接口 IP 和验证解决方案来满足数据密集型 SoC 的设计和验证要求，这些解决方案适用于最先进的协议，如 HBM3、 DDR5 和 LPDDR5。完整的 HBM3 IP 和验证解决方案使设计人员能够满足日益增长的带宽、延迟和功率要求，同时加速验证关闭，所有这些都来自一个值得信赖的供应商。”

Synopsys 表示，DesignWare HBM3 控制器、PHY 和验证 IP 以及 ZeBu 仿真存储器模型、HAPS 原型系统和 3DIC 编译器现已上市。该公司提供了多个客户认可。

其中之一是美光副总裁兼高性能内存和网络总经理 Mark Montierth。他说：“HBM3 将提供对支持下一代高性能计算和人工智能系统至关重要的内存带宽。我们与 Synopsys 的合作将加速生态系统的开发，以实现具有前所未有的性能的超高带宽、节能 HBM3 产品。”

与此同时，三星电子内存产品规划高级副总裁 Kwangil Park 谈到了数据驱动的计算时代以及 AI、HPC、图形和其他应用的演进，如何成倍地增加内存带宽需求。他说：“作为世界领先的存储芯片制造商，三星一直致力于支持生态系统就绪和开发 HBM，以满足所有应用程序不断增长的带宽需求。 Synopsys 是 HBM 行业的生态系统先驱和重要的合作伙伴。”

在 SK 海力士，该公司表示将继续投资开发包括 HBM3 DRAM 在内的下一代内存技术，以满足 AI 和图形应用程序工作负载的指数增长。该公司表示将与 Synopsys 合作，为其共同客户提供经过全面测试且可互操作的 HBM3 解决方案，以最大限度地提高内存性能、容量和吞吐量。

在 Socionext，数据中心和网络业务部副总裁 Yutaka Hayashi 表示：“我们最近与 Synopsys 的合作，利用 Synopsys 在 5 纳米工艺和集成全系统多芯片设计平台上的 HBM2E IP，将扩展到包括新的 DesignWare HBM3 IP 和验证解决方案。因此，我们的客户可以在需要即将推出的 HBM3 规范的 SoC 中实现更高的内存性能和容量。”