IBM 研究人员获得半导体研究创新奖

IBM 科学家获得了 2017 年化合物半导体行业创新奖。这一认可是总部位于苏黎世的 IBM 团队五年研究的结晶，该团队专注于将高迁移率材料用于硅 CMOS 技术，以缩小至 7 纳米以下。

考虑从移动设备到物联网再到云以及介于两者之间的一切的技术链。功率和性能之间存在巨大的权衡，导致电池寿命缩短和能源挑战。 IBM 科学家相信他们可能有答案，这可以用三个词来概括：缩放和新材料。

获胜的 IBM 团队的最高成就是首次在硅 (Si) 衬底上展示了砷化铟镓 (InGaAs)/硅锗 (SiGe) CMOS 技术，该技术使用适合在 300 毫米晶圆上进行大批量制造的工艺。 InGaAs/SiGe 混合集成是进一步改进 7 纳米节点以外数字技术的功率/性能权衡指标的主要途径之一。基于选择性外延，他们的方法产生了功能反相器和 6T-SRAM 的密集阵列，这是数字 CMOS 电路的基本块。

IBM 专注于这项研究的首席科学家之一 Lukas Czornomaz 博士说：“这项新技术有望在相同的功耗下实现 25% 的性能提升，或者在保持性能的同时将移动设备的电池寿命延长一倍。 ”

在@CS_Conference 上加入@LCzornomaz，他介绍了混合 IIIV/SiGe 技术对于 CMOS 超出 https://t.co/iUiqSDPqJr pic.twitter.com/G2e0fOTDid

— IBM 研究院 (@IBMResearch) 2016 年 2 月 25 日

这项工作在上一届 VLSI 技术会议上披露，这是史无前例的。它总结了过去四年在 IEDM 会议和 VLSI 技术研讨会上的多项贡献和亮点中报告的 InGaAs/SiGe CMOS 的一系列关键演示。多年来的技术瓶颈是展示一条同时实现高质量 InGaAs 晶体生长、“绝缘体上”高性能 InGaAs 场效应晶体管的制造及其与硅衬底上的 SiGe 器件协同处理的路径.

虽然已经提出了一些方法，但 IBM 团队的获胜工作是唯一一个报告相关尺寸数字电路基本构建块的工作，并实现了可制造混合 InGaAs/SiGe CMOS 技术的重要里程碑。它基于单一技术中的三个关键特性：高质量 InGaAs 绝缘体区域的选择性生长、物理栅极长度 Lg=35 nm 且具有良好器件特性的 InGaAs finFET 的制造，以及功能性 6T-单元面积≈0.4μm2的SRAM单元。

它清楚地突出了提名作品作为将 InGaAs 和 SiGe MOSFET 协同集成以实现先进 CMOS 技术的首选方法的潜力。它还为未来基于类似混合 III-V 硅技术的低成本射频或光子电路打开了大门。

Czornomaz 博士说：“虽然还有很多工作要做，但我们已经证明我们的设计是有效的并且是可制造的。”

难怪团队获得了梦寐以求的奖项。

未来，团队将继续支持该技术向制造方向发展，探索其在集成射频通信和集成Si CMOS光子器件中的应用，为未来的物联网技术提供支持。

这项工作根据第 619325 号 (FP7-ICT-COMPOSE3)、619326 (FP7-ICT-III-V-MOS) 和第 628523 号 (FP7-IEF-FACIT) 拨款协议获得了欧盟的资助。