850 nm VCSEL设计、建模与制造：实现50 Gb/s数据速率

摘要

本研究利用PICS3D仿真程序，研究不同氧化孔径尺寸和腔长的850 nm GaAs高速垂直腔面发射激光器（VCSEL）频率响应特性。采用5 µm氧化孔径时，25 °C和85 °C下3 dB带宽分别从18.4 GHz和15.5 GHz提升至21.2 GHz和19 GHz。仿真结果还表明，将腔长从3λ/2减至λ/2，可使3 dB带宽在25 °C和85 °C下进一步从21.2 GHz和19 GHz提升至30.5 GHz和24.5 GHz。据此，在改进结构上制造的高速VCSEL器件在85 °C下实现了50 Gb/s数据速率。

引言

短短几年内，垂直腔面发射激光二极管（VCSEL）已成为光数据链路的首选发射器[1,2]。GaAs VCSEL器件具有阈值电流低、功耗低、发散角小、顶面发光易于构建阵列等优势[3-14]。其需求随5G互联网、3D感应、激光雷达、高速光电探测器等巨大需求快速增长。

PICS3D（三维光子集成电路仿真器）是用于激光二极管及相关有源光子器件的最先进三维仿真器。PICS3D是一个全面的三维数值求解器，基于非线性牛顿-拉夫逊法求解相关方程，提供热、电、光性质的严格自洽处理。其主要目标是为边发射和面发射激光二极管提供三维仿真器，也扩展至与激光发射器集成或相关的其他元件模型[15,16]。

III-V化合物材料的首个氧化工艺由伊利诺伊大学厄巴纳-香槟分校的Dallesasse和Holonyak于1989年发现[17]。通过氧化工艺，VCSEL器件可缩小氧化孔径直径，不仅促进单横模工作，还提升高速性能和单模表现。

为实现高调制带宽，多数设计师寻求大D因子和合理低K因子，通常利用应变量子阱获得高微分增益。通过调节顶部分布式布拉格反射镜（DBR）相位降低光子寿命[18]、采用短腔提高限制因子、减小腔氧化孔径均为必要。另一方面，降低电寄生参数也能提升调制速度，包括键合焊盘、本征二极管结、金属焊盘下非孔径区面积连接DBR、氧化层等的寄生电容，以及DBR、结电阻的寄生电阻。但寄生电阻并非越低越好，需匹配50欧姆阻抗。高速VCSEL器件用于数据通信的发展有多篇文献记录[19,20]。目前最先进的50 Gb/s 850 nm VCSEL器件已由查尔默斯理工大学（CUT）Westbergh等人和伊利诺伊大学厄巴纳-香槟分校（UIUC）Feng等人成功演示[21-23]。我们将本研究实验结果与其他实验室对比，数据非常接近。

但增加微分增益最有效途径是使用应变多量子阱（MQW），如用InGaAs/AlGaAs MQW替代GaAs/AlGaAs MQW[24,25]。在GaAs基材料中，空穴有效质量远大于电子，导致准费米能级向价带分离[26]。若在有源层施加应变，空穴有效质量可显著降低，因准费米能级分离在导带和价带间更平衡。微分增益可视为载流子密度增加时增益的增长，当准费米能级分离更对称时，微分增益在应变MQW中变得更强。此外，应变还通过增大重空穴和轻空穴带能量差释放价带混合效应。本研究通过Crosslight PICS3D软件[27]对VCSEL器件结构进行数值仿真优化。

方法/实验

图1展示本研究用于仿真的850 nm GaAs VCSEL器件示意结构。该氧化VCSEL从底向上的外延层结构包括：GaAs衬底、34对Al₀.₉Ga₀.₁As/Al₀.₁₂Ga₀.₈₈As n-DBR、含五个In₀.₀₈Ga₀.₉₂As应变量子阱并由六层Al₀.₃₇Ga₀.₆₃As量子势垒层隔开的InGaAs MQW有源层、p-DBR、重掺杂p-GaAs接触层。p-DBR层含两层Al₀.₉₈Ga₀.₀₂As氧化层、四层Al₀.₉₆Ga₀.₀₄As氧化层和13对Al₀.₉Ga₀.₁As/Al₀.₁₂Ga₀.₈₈As层。设计有两种氧化孔径尺寸：5 µm和7 µm。两层Al₀.₉₈Ga₀.₀₂As氧化层提供电学和光学的孔径限制，四层Al₀.₉₆Ga₀.₀₄As层降低寄生电容并进一步改善光学响应。我们通过泊松方程计算电势和电荷分布，通过电流连续性方程计算载流子输运，采用有效指数法（EIM）近似（已成功应用于各种VCSEL结构计算），利用传输矩阵法计算等效激光腔。本研究应用Crosslight PICS3D软件中的VCSEL模块进行仿真，该模块包含量子力学、电学、热学和DBR腔光学效应，自洽交互比应用于其他光电器件更强。考虑到仿真VCSEL结构对称，采用圆柱坐标系而非笛卡尔坐标系以节省仿真时间。软件利用复杂的牛顿迭代公式确保在VCSEL模块非线性方程中找到正确答案。本报告特别考虑不同氧化孔径尺寸和腔长以改善VCSEL性能。VCSEL A和B分别设计为7 µm和5 µm氧化孔径、3λ/2腔长；VCSEL C采用5 µm氧化孔径、λ/2腔长设计。

结果与讨论

VCSEL A和B腔长均为3λ/2，氧化孔径分别为7 µm（VCSEL A）和5 µm（VCSEL B）。仿真L-I曲线见图2a,b。VCSEL B阈值电流（I_th 0.6 mA和0.73 mA）在25 °C和85 °C下均低于VCSEL A（I_th 0.82 mA和0.94 mA）。显然，I_th随氧化孔径增大而增加。为实现垂直方向最小模式体积并提高D因子，采用短λ/2光学厚度腔并固定5 µm氧化孔径于VCSEL C。L-I曲线显示VCSEL C阈值电流（I_th 0.55 mA和0.67 mA）在25 °C和85 °C下均低于VCSEL B（I_th 0.6 mA和0.73 mA），见图3a。VCSEL C实测L-I-V曲线见图3b，实测I_th在25 °C和85 °C分别为0.8 mA和1.08 mA。实测中热效应可导致仿真与实测I_th差异，符合预期。

根据谐振频率（f_r）和阻尼率函数：

f_r = D·√(I - I_th)，其中 D = (1/2π)·√(η_i Γ V_g / q V_a · ∂g/∂n) (1)

γ = K·f_r² + γ_o，其中 K = 4π²(τ_p + ε / v_g(∂g/∂n)) (2)

其中D为D因子，I为电流，I_th为阈值电流，η_i为内量子效率，Γ为光学限制因子，V_g为群速度，q为基本电荷，V_a为有源（增益）区体积，∂g/∂n为微分增益，γ为阻尼因子，K为K因子，γ_o为阻尼因子偏移，τ_p为光子寿命，ε为增益压缩因子[28]。

因此，可通过降低光子寿命和谐振腔有效体积、增加微分增益来改善器件频率响应。基于这些考虑，我们用相同参数进行下一节光学响应改进。图4a-d展示VCSEL A和B在25 °C和85 °C下的小信号调制响应。高速光学响应仿真显示，3 dB带宽从VCSEL A的18.4 GHz和15.5 GHz提升至VCSEL B的21.2 GHz和19 GHz，分别增强约15.2%和22.5%。归因于限制因子增加，VCSEL器件具有更低阈值电流，带宽增强归因于更小氧化孔径尺寸增加的限制因子。

保持5 µm氧化孔径，将腔长缩短至λ/2。图5a,b显示VCSEL C在25 °C和85 °C下的小信号调制响应。高速光学响应仿真显示，3 dB带宽从VCSEL B的21.2 GHz和19 GHz提升至VCSEL C的30.5 GHz和24.5 GHz，分别增强约43.9%和28.9%。两仿真结果均显示：VCSEL器件因更短腔长增加限制因子，具有更低阈值电流和更大带宽。

图6展示仿真f_3dB随√(I - I_th)变化。这些数据点斜率可表示为：

f_3dB = D × √(I - I_th) (3)

D因子是VCSEL高速工作相关的重要参数，关联内量子效率和量子阱微分增益[29]。25 °C下VCSEL A、B、C的D因子分别为6.9、7.3、11 GHz/mA¹/²；85 °C下分别为6.0、6.7、9.4 GHz/mA¹/²。结果显示D因子与氧化孔径直径和腔长成反比，且随阈值电流减小而增大。更小氧化孔径（5 µm）和更短腔长（λ/2）的VCSEL特别适合低能耗比特数据传输[30-32]。预期VCSEL可实现高达50 Gb/s的无误码运行速率。

随后我们制造VCSEL器件并对比仿真与实测数据。图6中VCSEL C(实测)在25 °C和85 °C下D因子为8.5和8.3 GHz/mA¹/²。图7显示25 °C和85 °C实测小信号调制响应。实测3 dB带宽在25 °C和85 °C分别为29.3和24.6 GHz。实测器件略低于仿真VCSEL C，差异可能源于热效应和器件制造中的寄生限制。与其他实验室结果对比，我方仿真更接近自家实验[21-23]。这表明我方VCSEL仿真结果可用于高速激光器设计。

结论

总之，我们通过PICS3D仿真程序优化了VCSEL结构的氧化孔径和腔长。参考这些结果，我们制造了50 Gb/s VCSEL器件。结果显示VCSEL器件阈值电流降低、3 dB带宽提升。最终，高速VCSEL器件（85 °C下高达50 Gb/s数据速率）已成功演示，并成功建立了50 Gb/s VCSEL器件设计的PICS3D模型。

数据与材料可用性

本工作中数据和分析可应合理请求从通讯作者处获取。

缩略语

EIM:

有效指数法

MQW:

多量子阱

PICS3D:

三维光子集成电路仿真器

QWs:

量子阱

DBR

分布式布拉格反射镜

VCSELs:

垂直腔面发射激光器