Δ-Σ ADC：利用过采样实现精确模数转换
Δ-Σ（Delta-Sigma）模数转换器（ADC）是一类精密器件，将连续电压信号转换为高分辨率数字数据。数学物理中，希腊大写 Δ 代表差分或变化，Σ 表示求和。Δ-Σ 架构利用此关系：持续测量积分器输出与零伏的差值，再对所得二进制样本求和以恢复原始模拟值。
Δ-Σ 转换器核心是接收模拟输入电压的积分器。输入变化时，积分器输出线性斜升，斜率与输入幅度成正比。高速比较器判断该斜坡高于或低于地，产生单比特（1-bit ADC）的“高”或“低”判决。
比较器输出每个时钟脉冲由 D 型触发器锁存。该存储位通过第二比较器反馈至积分器，将 0V/5V 逻辑电平转换为双极性 ±V 信号。若积分器电压为正，反馈将其推向零；若为负，反向推动。环路不断寻找积分器输出等于零伏的平衡点，使积分器保持平衡状态。
原理图
图示左侧为求和积分器，随后为比较器（1-bit ADC）、锁存比特的 D 触发器，最后为将逻辑电平转回 ±V 驱动积分器的反馈比较器。
输出波形
输入电压为零时，积分器无净驱动向任一方向斜升。反馈环路迫使触发器在高低间振荡，实质上在“搜寻”零伏。振荡波形如下：
引入负模拟输入使积分器斜坡倾向正侧。反馈环路通过增加输出流中高位比例补偿，如图：
更大负输入导致积分器斜升更陡，高位密度更高：
完整采样区间内，高位比率随输入电压幅度上升：
为获得常规并行二进制输出，对串行比特流平均——常用计数器在固定时钟脉冲数内统计高位数。所得计数直接反映模拟输入幅度。
Δ-Σ 转换器常采用多级积分器或多比特比较器，但核心原理不变：过采样。以远超奈奎斯特频率的速率采样输入，平均大量 1-bit 判决，获得媲美或超越单次 8-bit ADC 的有效分辨率——代价是较低吞吐率。
总之，Δ-Σ ADC 架构结合简单积分器-比较器环路与巧妙过采样，以紧凑鲁棒设计提供模拟信号的高分辨率数字表征，极适合现代嵌入式系统。
相关工作表：
- 模数转换工作表
工业技术