逐次逼近 ADC
解决数字斜坡 ADC 缺点的一种方法是所谓的连续逼近 ADC。此设计中唯一的变化是一个非常特殊的计数器电路,称为逐次逼近寄存器 .
该寄存器不是按二进制顺序向上计数,而是通过尝试从最高有效位开始到最低有效位结束的所有位值来计数。在整个计数过程中,寄存器监视比较器的输出,看二进制计数是小于还是大于模拟信号输入,相应地调整位值。
寄存器计数的方式与十进制到二进制转换的“试算”方法相同,即尝试从 MSB 到 LSB 的不同位值,以获得与原始十进制数相等的二进制数。这种计数策略的优点是结果更快:与常规计数器的 0 到全计数序列相比,DAC 输出以更大的步长收敛到模拟信号输入上。
没有显示逐次逼近寄存器 (SAR) 的内部工作原理,电路如下所示:
需要注意的是,SAR一般可以串行输出二进制数 (一次一位)格式,因此无需移位寄存器。随着时间的推移,逐次逼近 ADC 的操作如下所示:
请注意此 ADC 的更新如何定期发生,这与数字斜坡 ADC 电路不同。
相关工作表:
- 逐次逼近 ADC 工作表
工业技术