74LS93 4位二进制计数器：引脚、原理、典型电路与应用指南
如果您见过数码管时钟从 0 计数到 9 再归零，很可能就在目睹 74LS93 这类计数器 IC 的工作。虽然 555 定时器也能产生脉冲，但74LS93 作为专用 4 位二进制/十进制计数器，在无单片机、纯硬件逻辑的定时、计数、分频场景中具有不可替代的简洁性与可靠性。本文全面解析引脚定义、内部结构、工作时序、复位控制、典型电路 (单/双位十进制计数) 及替代选型。
1. 74LS93 引脚配置 (14 引脚 DIP/SOIC)
（7493 二进制计数器实物，14 引脚）
| 引脚 | 名称 | 功能 |
|---|---|---|
| 1 | CP1 (CLK A) | 时钟输入 A (驱动 ÷2 计数器) |
| 2 | MR1 | 主复位 1 (高电平有效) |
| 3 | MR2 | 主复位 2 (高电平有效) |
| 4 | NC | 空脚 |
| 5 | VCC | 电源 +5V |
| 6 | NC | 空脚 |
| 7 | Q3 | 输出位 3 (MSB, 权重 8) |
| 8 | Q2 | 输出位 2 (权重 4) |
| 9 | Q1 | 输出位 1 (权重 2) |
| 10 | Q0 | 输出位 0 (LSB, 权重 1) |
| 11 | NC | 空脚 |
| 12 | Q0 (内部连接) | 内部连接至 CP0 (见下) |
| 13 | CP0 (CLK B) | 时钟输入 B (驱动 ÷8 计数器) |
| 14 | GND | 地 |
内部结构关键点：Q0 (Pin 12) 内部连接至 CP0 (Pin 13)。外部使用时，将 Q0 (Pin 11/12) 外接至 CP0 (Pin 13)，即可构成 4 位同步二进制计数器 (÷16)。若不接，则为独立的 ÷2 (CP1) 与 ÷8 (CP0) 两个计数器。
2. 电气特性与规格 (74LS 系列 TTL)
- 供电电压：4.5V ~ 5.5V (典型 5V)
- 输出高电平 VOH ≥ 2.7V (IOH = -400 μA)
- 输出低电平 VOL ≤ 0.4V (IOL = 8 mA)
- 最大时钟频率：CP1 (÷2) 32 MHz，CP0 (÷8) 16 MHz
- 最小脉冲宽度：CP1 15 ns，CP0 30 ns
- 复位脉冲宽度：≥20 ns (高电平有效)
- 功耗：典型 30 mW
- 封装：DIP-14, SOIC-14 (PDSO), CDIP-14 (陶瓷)
3. 内部架构与工作原理
74LS93 内部由4 个 JK 触发器级联组成：
- 第 1 级 (÷2)：由 CP1 (Pin 1) 驱动，输出 Q0 (Pin 11/12)。
- 第 2-4 级 (÷8)：三级异步串联，由 CP0 (Pin 13) 驱动，输出 Q1 (Pin 9)、Q2 (Pin 8)、Q3 (Pin 7)。
（4位二进制计数器原理框图）
计数序列：当 Q0 外接 CP0 时，每个 CP1 下降沿 (TTL 电平下降沿触发) 使 4 位二进制数加 1，序列 0000 → 1111 (0-15) 循环。复位端 MR1、MR2 同时为高电平时，异步清零所有触发器 (Q3-Q0 = 0000)。
视频演示：74LS93 工作原理动画解析
4. 典型应用电路实战
（原型搭建常用元件）
应用 A：单位十进制计数器 (0-9 显示)
74LS93 自然计数 0-15，需在计数到 10 (1010) 时强制复位归零，实现 0-9 循环。
复位逻辑：Q1 (2) 与 Q3 (8) 同时为高时 (即计数值 10 = 8+2)，经 74LS20 四输入与非门 输出低电平，经 74LS04 非门 反相为高电平，驱动 MR1/MR2 复位。也可用 74LS10 三输入与非门 (Q3·Q1·Q0') 等组合。
（单位十进制计数器 + 七段数码管显示）
完整链路：555 稳态多谐振荡器 (1Hz) → CP1 → 74LS93 (÷10) → Q3-Q0 → 74LS47/74LS247 BCD-七段解码器 → 共阴/共阳数码管。电流限制电阻 220Ω/段。
应用 B：两位十进制计数器 (00-99)
级联两片 74LS93：
- 第一片 (个位) 按应用 A 接线，输出 Q3-Q0 接第一只数码管解码器。
- 第一片复位脉冲 (与非门输出) 同时作为第二片 (十位) 的 CP1 时钟输入。
- 第二片同样接 74LS20/74LS04 复位逻辑，实现 0-9 循环。
- 十位计数器每收到一个个位归零脉冲加 1，整体呈现 00-99 循环。
5. 替代与兼容器件
| 类别 | 型号 | 关键差异 |
|---|---|---|
| TTL 同系列升级 | 74LS192 | 同步十进制加/减计数器，支持预置、借位/进位输出，更灵活 |
| CMOS 低功耗 | 74HC191 / 74HC192 / 74HC390 / 74HC4017 | 宽电压 2-6V、静态功耗 μA 级、驱动能力弱、需防静电 |
| 十进制计数/分频 | CD4017 (Johnson 计数器) | 10 位单热码输出，无需解码器直驱 10 路 LED，分频比固定 10 |
| 二进制分频链 | CD4020 (14位), CD4024 (7位), CD4060 (14位+振荡器) | 长分频链、内置振荡器 (4060)、CMOS 电平 |
| 十进制异步 | 74LS90 | 功能同 74LS93，引脚排布不同 (Q0-Q3 排列顺序差异) |
6. 典型应用场景汇总
- 长周期定时发生器 (级联多级 ÷2ⁿ 可得小时/天级周期)
- 频率分频器 (晶振降频、时钟树分频)
- 脉冲计数器 (光电遮断、流量计、编码器脉冲累加)
- 无单片机纯硬件数码管时钟/计数显示
- 数字逻辑教学实验 (计数器、状态机、时序电路验证)
- 简单 PLC/继电器替代逻辑 (计数触发动作)
（74LS93 用于倒计时器应用）
结语
74LS93 作为经典 4 位异步二进制计数器，凭借极简接线 (Q0 接 CP0)、TTL 电平兼容、成熟的 74LSxx 门电路生态，在无 MCU 硬件计数、分频、定时、数码管驱动场景仍具独特价值。关键设计点：下降沿触发、异步复位高有效、Q0 必须外接 CP0 成 4 位、十进制需外加与非门复位逻辑、输出驱动数码管需解码器+限流电阻。如需 CMOS 版本低功耗迁移、CPLD/FPGA 逻辑重构或高速同步计数器选型，欢迎联系我们。
工业技术