Efabless chipIgnite 在 Skywater CMOS 节点中以 9,750 美元的价格启用 SoC

社区芯片创建平台 Efabless 推出了chipIgnite，这是一项能够以低成本制造知识产权 (IP) 块或完整片上系统 (SoC) 初始原型的程序。该计划旨在与 Skywater Technology 合作，将芯片设计和制造推向大众，后者将使用开源 130 nm CMOS 平台制造芯片。

该计划包括一个预先设计的载体芯片和来自 Efabless 的自动化开源设计流程，使用 SkyWater 的开源 SKY130 工艺。该程序的价值不仅在于低成本制造，还在于开发板和固件堆栈以简化设计验证和测试。作为chipIgnite计划的一部分创建的所有项目都将利用一个完整的芯片参考设计模板，该模板为芯片实现物理I/O，并提供一个公共管理区域来支持用户设计的测试和评估。该计划还包括一个可选的自动化开源设计流程，用于实施项目，使用户能够从 RTL 为其数字项目生成布局。 chipIgnite 计划将为用户提供有保证的预订，以确保他们的项目被包含在内。

SkyWater 的开源 130 nm CMOS 平台将用于制造用于chipIgnite 计划的芯片。汽车级混合信号平台适用于物联网 (IoT) 和边缘计算，因为它能够将数字和模拟电路性能与嵌入式非易失性存储器相结合，适用于各种 SoC 架构。该程序为用户提供 10 mm ² 使用 SkyWater 开源 PDK 制作项目的总项目面积。

chipIgnite 计划建立在一个拥有 1500 多个用户的活跃社区之上，用于 Open PDK 计划，新设计人员可以通过 Slack 等社区消息传递平台获得支持和访问资源。除了使用基于开源 EDA 工具的免费设计流程外，设计人员还可以使用专有设计工具来创建他们的设计，从而满足开源工具不支持的设计需求。

该程序非常适合想要为 IP 块或完整 SoC 创建初始原型或概念验证的用户。每个项目 9750 美元的起价包括 100 个 QFN 或 300 个 WCSP 封装部件和五个评估板。 ChipIgnite 穿梭机还支持分发初始板或为其产品启动试点的用户。提供 1000 个 WCSP 部件的选项，每个 20 美元，使该服务能够用于早期产品构建。

chipIgnite 计划的第一次制造运行针对大学数字和混合信号芯片设计课程进行了优化，流片提交截止日期为 2021 年 6 月 18 日。零件和组装板的交付计划于 10 月初。

作为斯坦福大学电气工程系 EE272B 课程的一部分，chipIgnite 计划中的第一架航天飞机将支持学生项目的制造。

新计划还得到了 QuickLogic 和 CHIPS 联盟等组织的行业支持。 “QuickLogic 与 Efabless 和 SkyWater 一起全力支持开源计划，”QuickLogic 首席执行官 Brian Faith 说。 “新的chipIgnite 计划是创新者快速且经济高效地创建定制设备的绝佳方式。”

“CHIPS Alliance 是开源硬件设计和相关设计自动化工具的主要支持者。我很高兴看到 Efabless 提供的chipIgnite 程序包括许多不同的协作 IP 开发人员来证明新想法。该平台降低了进入芯片设计的门槛，并允许随时探索许多概念，”芯片联盟总经理 Rob Mains 说。

可以在此处找到有关chipIgnite 程序的详细信息。

相关内容 :

• 开源硬件能否赶上 Linux 的成功
• 基于 RISC-V 构建的开源 GPU
• 寻找开源硬件成功的诱因
• 开源工具有助于简化 FPGA 编程
• 开源数据科学工具需要赶上计算的进步
• 工具提升价值链，揭开视觉 AI 的神秘面纱