软件连接晶圆级可靠性测试
驱动半导体集成电路 (IC) 性能的一个关键指标是可靠性。随着 IC 继续变得更小和芯片复杂性增加，制造商需要确保他们能够继续为关键任务终端应用的客户提供相同水平的可靠性。
虽然晶圆级可靠性测试长期以来一直用于提供对工艺变化和退化的洞察，但新技术趋势和芯片复杂性带来的这些不断增加的需求促使工程师寻找方法来增加可靠性测试数据，同时降低成本。当前的方法在通道数和灵活性之间进行权衡，但需要采用每个引脚并行的方法来解决这两个问题。
晶圆级可靠性 (WLR) 测试概述
在 IC 的整个生命周期中，有两个明确的时期预计故障率会增加：一开始是在制造过程中出现缺陷，最后是 IC 开始磨损。生产过程的优化提高了产量，但无助于了解导致产品比预期更早磨损的原因。可靠性测试可以深入了解哪些过程或机制可能导致 IC 过早失效并估计 IC 的使用寿命。
可靠性测试中使用的典型方法包括在其可用极限（通常在温度和电压附近）运行设备，以迫使其磨损并针对已知的故障机制模拟其寿命。这些测试是在晶圆的内置结构上完成的，以收集数据并确保可以在制造过程的早期完成。
测试设置
通常测试的失效力学符合联合电子设备工程委员会 (JEDEC) 的常见 WLR 应力标准。它们包括时间相关的介电击穿 (TDDB)、热载流子诱导退化 (HCI) 和偏置温度不稳定性 (BTI/NTBI)。用于测试晶圆中晶体管的这些机制的布线设置包括四个源测量单元 (SMU)，每个都连接到 .
传感器