掌握 D 锁存器：简洁的 1 位存储电路
在门控 S-R 锁存器中，使能引脚允许 Q 和 Q̅ 输出保持锁存，无论 S 或 R 信号。去掉其中一个输入，可得到消除任何非法状态的多谐振荡器锁存器。
这种电路称为 D 锁存器，其内部逻辑如下：
此处原 R 输入被前 S 输入的反相替代，S 线现称 D。当使能 (E) 为低时，锁存器忽略 D 变化并保持上次值。E 为高时，输出 Q 直接跟随 D。
因 R 输入被消除，D 锁存器永不进入无效状态；Q 和 Q̅ 始终互补。
若上图仍感困惑，下图应使概念更清晰：
像 S-R 与门控 S-R 锁存器一样，D 锁存器电路也可作为预封装电路，带标准符号：
D 锁存器不过是加了反相器使 R 成为 S 补（反相）的门控 S-R 锁存器。
探讨 D 锁存器梯形逻辑等效，改良自 S-R 锁存器基本梯形图：
D 锁存器功能为 1 位存储元件。写入值时，使能置高并驱动 D 至期望逻辑电平。稍后使能清零，锁存器保持该值，在 Q 呈现而 Q̅ 输出补值。
关键要点：
- D 锁存器表现如 S-R 锁存器但仅单数据输入。使能有效时 D 直接置位或复位锁存器；使能无效时输出不变。
- 它作为 1 位 RAM 单元，禁用时保持高/低值，使能时接受 D 新数据。
相关工作表：
- 锁存电路 - D 锁存器工作表
工业技术