解码短沟道 MOS 晶体管漏电流：低功耗设计关键洞见
本文涵盖 MOS 晶体管基础，旨在更好地理解此类晶体管中可能发生的漏电流。
MOS 晶体管不断缩小以最大化集成电路内封装密度。这导致氧化层厚度减小，进而降低了 MOS 器件的阈值电压。在较低阈值电压下，漏电流变得显著并加剧功耗。因此，了解 MOS 晶体管中的各类漏电流类型至关重要。
在尝试理解各漏电流成分之前，让我们先重温 MOS 晶体管核心概念。这将帮助我们获得更深入的见解。
MOS 晶体管结构回顾
MOS 晶体管结构由金属、氧化物和半导体组成（故称 MOS）。
以 p 型衬底、n+ 扩散阱作漏极和源极的 NMOS 晶体管为例。氧化层由 SiO2 制成，生长在漏极和源极之间的沟道上。栅极由 n+ 掺杂多晶硅或铝制成。
图 1. NMOS 晶体管俯视图。所有图片来自 S. M. Kang, Y. Leblebici, CMOS Digital Integrated Circuits, TMH, 2003, ch.3, pp:83-93
无偏条件下，漏极/源极与衬底界面的 pn 结反偏。晶体管能带图如图 2 所示。
图 2. 无偏 NMOS 晶体管能带图
可见金属、氧化物和半导体的费米能级对齐。因氧化物-半导体界面电压降，Si 能带弯曲。内建电场方向从金属到氧化物再到半导体，电压降方向与电场相反。
此电压降源于金属与半导体功函数差（部分电压降跨越氧化层，其余跨越 Si-SiO2 界面）。功函数是电子从费米能级逸出至自由空间所需能量。可通过 Jordan Edmunds 的视频进一步了解 MOS 晶体管能带图和能带弯曲。
累积
假设栅极施加负电压，源极、漏极和衬底接地。负电压吸引衬底中的空穴（多数载流子）向表面聚集。此现象称为累积。衬底中的少数载流子（电子）被推回深处。对应能带图如下。
图 3. 栅极施加负电压的 NMOS 晶体管能带图
因电场方向从半导体到氧化物再到金属，能带向相反方向弯曲。同时注意费米能级位移。
耗尽与耗尽区
或者考虑栅极电压略大于零。空穴被排回衬底，沟道耗尽移动电荷载流子。此现象称为耗尽，形成比无偏条件更宽的耗尽区。
图 4. NMOS 耗尽区
图 5. 图 4 所示 NMOS 耗尽区对应的能带图
因电场从金属到氧化物再到半导体，能带向下弯曲。
表面反型
若栅极正电压进一步增加，衬底少数载流子（电子）被吸引至沟道表面。此现象称为表面反型，表面刚好反型时的栅极电压称为阈值电压 (Vth)。
图 6. NMOS 晶体管表面反型
图 7. 图 6 所示 NMOS 晶体管对应的能带图
电子在源极和漏极间形成导电沟道。若漏极电压从零电位升高，漏极电流 (Id) 开始在源极和漏极间流动。能带在半导体-氧化物界面进一步向下弯曲。
此处本征费米能级低于 p 型衬底费米能级。这支持表面处半导体为 n 型的观点（在 n 型材料能带图中，本征费米能级低于施主能级）。
下一篇文章将详述 MOS 晶体管中六种漏电流类型。
嵌入式