确保可信AI/ML处理器：可靠性验证的关键作用

为何可靠性验证对AI/ML处理器至关重要

随着AI和机器学习成为从自动驾驶汽车到医疗诊断等广泛应用的核心，底层硬件任何故障都可能动摇整个系统的可信度。

过去几年企业加速采用AI，使其成为实现业务目标的首要任务。这股势头由算法进步、前沿硬件设计和数字化数据指数级增长驱动。然而，为维持增长，企业必须证明AI/ML技术生成结果可信。这种信任始于为AI/ML功能提供动力的集成电路(IC)设计与验证。

AI工作负载大致分为数据中心/云端和嵌入式两类。前者计算资源位于远程数据中心，后者专用AI芯片或协处理器嵌入设备或更贴近用户的边缘服务器。边缘设备可专用于训练(机器学习)或推理。历史上训练在云端，但高性能边缘方案兴起正将更多训练工作负载转移到边缘。

嵌入式AI芯片针对汽车、工业控制、医疗诊断等特定领域定制——许多属任务关键。例如，高级驾驶辅助系统(ADAS)必须在严格延迟窗口内处理传感器数据；延迟可导致灾难性碰撞。

这些IC具备大规模并行计算单元、高功率密度和复杂电路，旨在紧功率包络内交付峰值性能。通用CPU能处理部分AI任务，但串行本质限制吞吐。GPU擅长并行工作负载，FPGA提供可重构加速。尽管如此，最高效路径常涉及与软件栈协同优化的专用集成电路(ASIC)。

ASIC提供卓越性能功耗比、确定性行为、面积节省和更快上市。图1展示典型ASIC AI芯片框图。

图1. ASIC AI芯片设计框图。

许多现代AI系统结合多核类型——如CPU、GPU、ASIC——平衡串行控制任务与并行数据处理。这种异构方法在保持功耗效率的同时提升吞吐，常以每瓦万亿次运算(TOPS/W)衡量。动态电压频率缩放、电源门控、多阈值电压设计等省电技术对达标至关重要。

考虑到高风险，这些复杂IC的可靠设计和验证至关重要。单一电路故障即可损害AI有效性并侵蚀利益相关者信心。

AI/ML芯片含数百万到数十亿晶体管——NVIDIA Tesla P100 GPU达153亿，Intel Loihi含20.7亿。设计师必须针对各目标环境满足不同可靠性要求，需针对明确规范全面测试。

人工检查和经典SPICE仿真对如此大规模设计不切实际，耗时、易错、缺乏扩展性。即使设计师分区IP块隔离验证，跨计算核心、互连、高带宽存储器的块间交互常被忽视，导致覆盖不全。

常规验证工具长运行时可延迟产品发布，凸显需自动化、可扩展方案，利用多核和分布式计算环境。

Calibre PERC可靠性平台通过多线程(MT)和灵活多线程(MTflex)扩展，将验证任务分发至多CPU和远程机器，在大型AI/ML设计上快速执行，应对上述挑战。

图2. 多线程灵活扩展将任务分发至多远程机器加速总体执行。

除基础扩展外，Calibre PERC整合网表和布局数据检测广谱可靠性问题，使设计师能主动缓解性能和运行故障。

现代AI/ML IC常采用多电源域隔离模拟IP、实现电源门控、支持独立电压缩放。例如Intel Skylake架构用九个主电源域。

专用电路元件——稳压器、页眉/页脚开关、电平转换器、隔离单元、状态保持单元——在每个域接口处必需。验证必须确认这些元件正确实现和连接，如图3所示。

图3. 低功耗设计中特殊元件(如电平转换器、隔离单元、电源门控开关)需专用验证技术。

设计师还须确保跨域适当器件选择——如高压供电用厚氧化层晶体管——避免偏置温度不稳定性(BTI)等退化机制。

UPF提供贯穿设计流程的统一电源意图描述。传统UPF流程聚焦逻辑或门级，但Calibre PERC将UPF用法延伸至晶体管级，实现缺失/错连电平转换器、电过度应力(EOS)、浮动阱等自动检查。

AI/ML芯片必须在整个设计寿命内保持可靠运行。BTI、EOS、电迁移(EM)、电流密度热点等问题可悄然降低性能或导致灾难性故障。

例如，无合适电平转换器的高压域驱动薄氧化层晶体虽不即时失效，但随时间加速退化最终失效。类似地，EM由电流驱动产生空洞和小丘，增大电阻或导致短路。代工厂按预期应用环境提供EM极限；设计师通常针对最坏条件并按这些极限验证。

流片前缺失可靠性检查可导致流片延期、客户信任丧失、市场负面反应、召回，甚至安全关键部署中的人身伤害。

AI/ML硬件快速进步依赖严格可靠性分析。解决大型复杂AI/ML芯片独特挑战的先进EDA工具，使设计公司能交付在预期寿命内可靠运行的产品，跨行业建立对AI结果的信心。

行业文章允许行业合作伙伴以编辑内容不适合的方式，与All About Circuits读者分享有用新闻、信息和技术。所有行业文章均遵循严格编辑准则，旨在为读者提供有用新闻、技术专长或故事。行业文章观点属于合作伙伴，不一定代表All About Circuits或其作者观点。

物联网技术