具有瞬态增强与PSR提升的高稳定性电压调节器

拟议VR主要包含五个子模块：电流偏置、OCP、DLT、EA和输出级。电流偏置电路为整个调节器系统提供偏置电流[12,14]。基准电压可通过多种方式产生[1]，此处不展示详细电路。嵌入式限流回路作为OCP电路将负载电流限制在预设值。瞬态增强电路由DLT实现，通过瞬态过程中自适应改变负载电流实现过冲和欠冲抑制。负反馈调节回路由EA和输出功率级形成以调节输出电压。假设输出电压V_OUT从而反馈电压V_FB低于期望值，在调节回路帮助下功率晶体管DN1栅极电压被拉高以增加输出电压，反之亦然。最终输出电压可稳定在

V_OUT ≈ V₁ = V_REF(R_f1+R_f2)/R_f2 (1)

图1中可见，拟议VR输出电压也为EA第一增益级供电，称为SPT。采用这种电源复用技术，调节回路中大多数器件可用低压器件实现。与高压对应器件相比，低压器件具有更高性能、更低成本、更小面积，使拟议调节回路更容易实现良好调节能力。至于EA第二级，添加Q3和Q4提升地电源轨，用于限制M7漏源电压V_{DS_M7}。即Q3和Q4防止M7承受大电压应力。

为简化说明，后续分析使用简化电路阐述创新思路。

拟议OCP电路

图2展示拟议OCP电路。拟议限流回路可根据不同负载条件自动切换工作模式。当过载发生时，通过降低功率晶体管栅极电压限制拟议VR最大电流。

拟议OCP机制如下。取样晶体管DN2按比例感测流经DN1的电流（约等于负载电流I_Load），使R_S1上电压降V_RS1反映负载电流水平。一旦V_RS1达到QS1导通电压，HV8和HV9形成电流镜从EA第二级旁路电流。于是DN1栅极电压被拉低，将负载电流限制在预设值，可表示为

I_Load ≤ N×(V_EB(QS1)/R_S1) (2)

其中N为DN1与DN2尺寸因子比。Q5和HV6旨在为HV7提供适当偏置电压，保护QS1免受过压条件影响。

拟议OCP中包含嵌入式负反馈回路。该限流回路的环路增益T和主导极点p_dominant可表示为

T = g_{m_DN2}R_S1g_{m_QS1}R_{gate_OC} (3)

p_dominant = 1/(R_{gate_OC}C_gate) (4)

其中g_{m_DN2}和g_{m_QS1}分别为DN2和QS1跨导。R_{gate_OC} ≈ (g_{m_HV10}r_{o_HV10}r_{o_M10}) || r_{o_M7} || r_{o_HV9}，C_gate ≈ C_{gs_DN1}分别为过流时功率晶体管DN1栅极节点等效输出电阻和电容。当拟议VR正常工作无过流时，HV9处于截止区，此时DN1栅极节点等效输出电阻R_gate可表示为[(g_{m_HV10}r_{o_HV10}r_{o_M10}) || r_{o_M7}]。

拟议DLT与瞬态增强电路

图3展示采用DLT的瞬态增强电路。因负载电流与V_{gs_DN1}成正比、与V_{sg_M9}成反比，M9流经电流在轻载时较大、重载时接近零。因此，随负载电流增加，可向总输出负载引入减小的电流。此法可等效为动态负载，有助于调节回路的瞬态增强和稳定性提升。

瞬态增强工作原理详述如下。若负载电流突降，受限于环路调节能力和转换速率，流经功率晶体管DN1的电流不会立即改变。此电流（图4a黄色路径）将导致输出电压过冲，增加R_S2和M9压降。继而产生流经R_S2和M9的附加电流（图4a蓝色路径），在受调输出端抵消不需要的黄色路径电流，从而有效降低输出电压尖峰。

图4b演示轻载到重载电流变化情况，受调输出端出现欠冲，流经R_S2和M9的电流减小。这等效于提供减小的负载电流，使流经功率晶体管DN1的净电流增加，实现欠冲电压抑制。

为保护M9免受过流，添加QS2和D1。当R_S2两端电压大于QS2导通电压，额外电流流入QS2和D1。M9最大电流设定为

I_{M9_max} ≤ (V_{BE_QS2}/R_S2) (5)

D1用于防止QS2进入反向放大区并流过反向电流，这是M9限流功能的异常状态。

拟议VR稳定性提升

如图5所示，控制回路中存在三个极点ω_p1、ω_p2、ω_p3和两个零点ω_z1、ω_z2，拟议VR环路增益为

A_Vloop = A_Oβ (6)

其中A_O为VR开环增益，β为反馈系数，

A_O = A_CD0A_E0(1+s/ω_Z1)(1+s/ω_Z2)/[(1+s/ω_P1)(1+s/ω_P3)(1+s/ω_P2)] (7)

β = R_F2/(R_F1+R_F2) (8)

其中A_CD0 ≈ 1为功率级低频增益（作为电压跟随器工作），A_E0为EA低频增益，

A_E0 = g_{m_Q1}(r_{o_M4}||r_{o_M6})g_{m_M7}R_gate (9)

考虑米勒效应和DN1栅极节点寄生电容，极点零点可写为[13]

ω_p1 = 1/[{g_{m_M7}R_gateC_c×(r_{o_M4}||r_{o_M6})] (10)

ω_p2 = g_{m_M7}/C_gate (11)

ω_p3 = 1/[{R_L||(g_{m_DN1}^-1||R_DLT+R₀)]C_OUT} (12)

ω_z1 = 1/[{C_c(R_c-1/g_{m_M7})] (13)

ω_z2 = 1/[(R₀||R_L)C_OUT] (14)

其中R_DLT为瞬态增强电路等效电阻；C_OUT为拟议VR输出电容。

因补偿电容C_C因米勒效应在节点p1处被(g_{m_M7}R_gate)放大，极点ω_p1为主导极点。第二极点应为ω_p3，因C_OUT通常在数微法范围。虽寄生电容C_gate相对较大，仍小于节点p1等效电容和输出电容。此外，节点p2处电阻仅为1/g_{m_M7}。故极点ω_p2位于高频。零点ω_z1用于抵消中频极点ω_p3。电阻R₀产生零点ω_z2补偿内部寄生极点ω_p2。随R₀增大，拟议VR稳定性提高。但R₀会因负载电流引起压降增加输出电压误差。因此R₀应设定在合理值，在输出电压精度和环路稳定性间做良好权衡。

在无DLT的传统电压调节器中，因负载电流变化导致功率晶体管跨导变化，输出节点极点频率会不同。随负载电流增加，功率晶体管跨导g_{m_DN1}增大，输出极点向高频移动，而其他零极点位置不变（图6a）。这会使系统频率补偿更困难，减慢轻载条件下瞬态响应，更严重的是系统可能变得不稳定。

在拟议DLT帮助下，拟议VR在不同负载下具有更好稳定性。如前分析，稳态下动态负载电路电流随负载电流增加而减小，反之亦然。因该电流由DN1提供，可在更宽负载电流范围内抑制DN1跨导变化，有助于利用拟议DLT实现更宽负载范围内的系统稳定性和带宽恒定。拟议VR频率响应见图6b，可保证快速瞬态响应下的稳定性。

输出电容设定零点ω_z2位置。通过合理配置零极点，系统可在不同C_OUT下获得更好稳定性。

拟议VR PSR分析

PSR是衡量电压调节器性能的关键参数之一，指对来自供电电压的高频纹波和噪声的抑制能力。本节采用Gupta[12]提出的PSR分析方法，核心思想是将整个调节器系统简化为分压模型。如图7所示，从V_dd到V_out有两条噪声路径：路径1直接将功率晶体管DN1漏极噪声传递到V_out；路径2从EA第二级到功率晶体管DN1栅极。路径2影响可表示为

A_path2 ≈ r_{o_M7}/(g_{m_HV10}r_{o_HV10}r_{o_M10}) (15)

由(15)式，在拟议SPT和共源电流镜结构帮助下，A_path2极小。这使路径1在PSR分析中占主导。

拟议VR简化PSR模型见图8，r_{o_DN1}为功率晶体管DN1输出电阻（对应噪声路径1），受控电流源源自噪声路径2，Z_B由R_F1、R_F2、R₀、C_OUT组成，在高频作为滤波器，Z_{SH_FB}为包含负反馈回路功能的等效阻抗。Z_{SH_FB}可表示为

Z_{SH_FB} = 1/[g_{m_DN1}(1+βA_E)] (16)

其中g_{m_DN1}为功率晶体管DN1跨导。因此PSR传递函数可表示为

PSR = V_out/V_dd = (1+g_{m_DN1}r_{o_DN1}A_path2)(Z_B||Z_{SH_FB})/(r_{o_DN1}+Z_B||Z_{SH_FB}) (17)

通过刻意设定HV10内在增益远大于功率晶体管DN1，可实现g_{m_DN1}r_{o_DN1}A_path2 << 1，从而忽略受控电流源。PSR表达式可进一步简化为

PSR ≈ (Z_B||Z_{SH_FB})/(r_{o_DN1}+Z_B||Z_{SH_FB}) (18)

因Z_B和Z_{SH_FB}随频率变化，需分析PSR频率特性。

低频

低频下EA增益极高，C_OUT可视为开路。故Z_B >> Z_{SH_FB}，PSR可写为

PSR_LF ≈ 1/[{g_{m_DN1}r_{o_DN1}(1+βA_E0)] (19)

中频

中频下因环路增益下降，Z_{SH_FB}阻抗增大。此阶段Z_{SH_FB}仍较小，PSR主要受环路增益影响。结合(7)式，PSR可表示为

PSR_MF ≈ 1/[{g_{m_DN1}r_{o_DN1}(1+βA_E0)] × (1+s/ω_p)/[1+s/(ω_p(1+βA_E0))] (20)

如(20)所示，随频率在单位增益频率内增加，PSR变差，输出电压噪声加剧。

高频

因频率增加，Z_{SH_FB}变大并最终接近1/g_{m_DN1}。C_OUT阻抗变小，但仍远大于R₀。故R₀可如前省略。高频PSR取决于r_{o_DN1}与1/g_{m_DN1}并联C_OUT之间的分压，可表示为

PSR_HF ≈ 1/(g_{m_DN1}r_{o_DN1}) × 1/(1+sC_OUT/g_{m_DN1}) (21)

高频下，因C_OUT滤波特性，输出电压噪声可大幅抑制。

如前分析，拟议VR全频段良好抗噪能力由三方面保证：首先采用高环路增益；其次SPT使供电噪声对功率晶体管栅极影响极小；第三输出电容C_OUT凭借滤波特性提升高频PSR。

结果与讨论

拟议VR在标准0.35-μm BCD工艺实现。图9为制造调节器芯片照片，VR有源核心面积为290 μm × 900 μm。

拟议VR受调输出电压为5 V，供电电压范围5.5-30 V。输出电容为低成本陶瓷电容，电容值可设100 nF-3.3 μF。

图10展示不同负载条件下、100 nF和3.3 μF输出电容时拟议VR频率响应。拟议LDO可在宽输出电容范围保持稳定，环路频率响应波形在0-30 mA负载电流间差异极小，得益于前文分析的拟议DLT。

0.1 μF输出电容下PSR验证结果见图11，低频达-110 dB，10 MHz以内优于-64 dB。低频下因高环路增益拟议VR具有良好PSR。PSR在单位增益频率内因主导极点ω_p变差。输出电容C_OUT改善高频PSR特性。结果与前文分析一致，拟议VR在全频段获得更好PSR。

拟议VR线性调整率结果见图12。输入电压5.5-30 V范围内，输出电压仅变化73.53 μV，线性调整率仅2.98 μV/V。这证实了拟议SPT有效性。

图13展示不同负载电流下输出电压瞬态响应。负载电流从0变至18 mA、28 mA、32 mA时，受调输出电压尖峰和跌落分别约43 mV、65 mV、83 mV。负载调整率为0.233 mV/mA，主要由为配合宽输出电容范围稳定性而引入的R₀导致。

实测OCP见图14。为验证OCP有效性，图14a采用短路测试。图14a显示，过流发生且输出电压被拉至地时，拟议VR输出电流维持在40 mA左右。图14b展示过流与正常负载间瞬态响应，表明拟议VR在过载退出时具有自恢复能力。

表1给出拟议LDO与其他已发表LDO性能对比。对比显示，本LDO线性调整率和PSR最优，得益于拟议SPT。若采用更先进工艺制造，有源面积将进一步缩减。

表2给出另一性能对比，聚焦同样具有宽供电范围的LDO。在拟议DLT和SPT帮助下，本工作与其他LDO相比具有最佳线性调整率和最宽供电范围。额外OCP功能使本工作更具竞争力和可靠性。

结论

一种具有DLT和OCP的高稳定性SPT VR在标准0.35-μm BCD工艺实现。在SPT帮助下，大部分调节回路由受调输出电压供电，有利于稳定性和PSR提升。拟议DLT有助于瞬态响应和稳定性。此外，嵌入式OCP电路可防止VR因过载或短路损坏。拟议VR在VDD 5.5-30 V、受调输出电压5 V下线性调整率为2.98 μV/V，负载电流0-30 mA下负载调整率为0.233 mV/mA。采用拟议瞬态增强电路，负载电流变化时过冲和欠冲电压也很小。低频PSR为-110 dB，10 MHz以内优于-64 dB。在宽输出电容和负载电流范围内可实现高环路稳定性，故拟议VR适用于要求在输出电容和负载电流变化下仍具高性能和可靠性的应用。

数据与材料可用性

本研究生成或分析的所有数据均包含在已发表文章中。

缩写

VR:

电压调节器

OCP:

过流保护

SPT:

自供电技术

PSR:

电源纹波抑制比

DLT:

动态负载技术

EA:

误差放大器