谐振电路 Q 因子与带宽：理论、计算与实用设计

谐振电路的 Q（品质）因子量化其选择性和能量效率。Q 越高带宽越窄，对滤波、调谐和射频设计至关重要。

数学上，Q 是无功元件存储功率与电阻元件耗散功率之比：

Q = Pstored/Pdissipated = I²X/I²R = X/R
where: X = 谐振时容性或感性电抗
       R = 串联电阻

此表达式适用于串联谐振器，及电感串联电阻主导的并联谐振器。实践中电感直流电阻限制可达 Q 值。

注：部分教材对大并联电阻并联谐振器给出 X R 互换公式。我方公式适用于电感小串联电阻的常见情况。

串联谐振器中，电感或电容两端电压可达总施加电压 Q 倍。并联谐振器中，无功元件电流可达总施加电流 Q 倍。

串联谐振电路

谐振时串联谐振器表现如纯电阻：感性容性电抗抵消，仅剩串联电阻决定阻抗。这给出最小阻抗和最大电流。

谐振下电路呈容性（电容电抗主导）；谐振上呈感性（电感电抗增长）。

谐振时串联谐振电路呈纯电阻性。谐振下呈容性；谐振上呈感性。

串联谐振电路阻抗在谐振处最小。

峰值电流可通过调节串联电阻调谐，进而改变 Q 和谐振曲线宽度。低电阻高 Q 电路产生尖锐窄峰；高电阻低 Q 电路产生宽缓响应。

带宽直接关联 Q 和谐振频率：

BW = fc / Q

高 Q 谐振电路带宽窄于低 Q 电路。

带宽定义为 0.707（≈70.7%）电流幅值点间频率范围，对应半功率点（因 P = I²R）。

串联谐振电路带宽 Δf 在 70.7% 幅值点间测量。

BW = Δf = fh - fl = fc / Q
where: fh = 高频带边
       fl = 低频带边
       fc = 中心（谐振）频率

上例中 100% 电流点 50 mA。70.7% 电平 35.4 mA。带边读 291 Hz (f_l) 和 355 Hz (f_h)。带宽 64 Hz，半功率点在中心频率 ±32 Hz：

BW = Δf = 355 Hz - 291 Hz = 64 Hz
fl = fc - Δf/2 = 323 Hz - 32 Hz = 291 Hz
fh = fc + Δf/2 = 323 Hz + 32 Hz = 355 Hz
Q = fc / BW = 323 Hz / 64 Hz ≈ 5

并联谐振电路

并联谐振器在谐振处达最大阻抗。谐振下呈感性（电感低阻抗分流更多电流）。谐振上呈容性（电容低阻抗主导）。

并联谐振电路：谐振处电阻性，谐振下感性，谐振上容性。

因电压等于阻抗乘电流（V = I·Z），电压在阻抗最高的谐振处峰值。

并联谐振电路：阻抗在谐振峰值。

实践中，低 Q——因电感高串联电阻——产生温和宽峰。高 Q——用低电阻大线径线——产生显著窄峰。调节电感绕线规格和线径直接影响 Q。

并联谐振响应随 Q 变化。

并联谐振器带宽在半功率电压点（70.7% 阻抗点）间测量。因功率 ∝ V²，这些点代表 50% 功率电平。

并联谐振电路带宽 Δf 在 70.7% 阻抗点间测量。

例中 100% 阻抗点 500 Ω。70.7% 电平 354 Ω。带边读 281 Hz (f_l) 和 343 Hz (f_h)。带宽 62 Hz，半功率点在中心频率 ±31 Hz：

BW = Δf = 343 Hz - 281 Hz = 62 Hz
fl = fc - Δf/2 = 312 Hz - 31 Hz = 281 Hz
fh = fc + Δf/2 = 312 Hz + 31 Hz = 343 Hz
Q = fc / BW = 312 Hz / 62 Hz ≈ 5

相关工作表

• 谐振工作表
• 电路代数代换工作表