CD4027 双 JK 触发器：引脚、时序、真值表、移位寄存器应用与替代选型
CD4027B 是 CMOS 4000 系列**双 J-K 主从触发器**，单片集成两路独立单元，每路含 J、K、时钟 (CP)、异步置位 (S)、异步复位 (R) 与互补输出 (Q, Q̅)。支持 3–18 V 宽电压、16 MHz 最高时钟、TTL 兼容、抗噪声 margin 优异，是**移位寄存器、计数器、状态机、锁存器、频率分频**等时序逻辑电路的经典基石。本文系统梳理引脚定义、时序参数、功能真值表、典型级联应用及现代替代器件对照。
引脚定义 (DIP-16 / SOIC-16)
| Pin | 符号 | 功能 | 单元 | |
|---|---|---|---|---|
| 1 | Q̅₁ | 反相输出 | 触发器 1 | |
| 2 | Q₁ | 正相输出 | ||
| 3 | CP₁ | 时钟输入 (上升沿触发) | ||
| 4 | R₁ | 异步复位 (高有效) | ||
| 5 | S₁ | 异步置位 (高有效) | ||
| 6 | K₁ | K 输入 | ||
| 7 | J₁ | J 输入 | ||
| 8 | VSS | 地 | 公共 | |
| 9 | J₂ | J 输入 | 触发器 2 | |
| 10 | K₂ | K 输入 | ||
| 11 | S₂ | 异步置位 (高有效) | ||
| 12 | R₂ | 异步复位 (高有效) | ||
| 13 | CP₂ | 时钟输入 (上升沿触发) | ||
| 14 | Q₂ | 正相输出 | ||
| 15 | Q̅₂ | 反相输出 | ||
| 16 | VDD | 电源正 (3–18 V) | 公共 | |
关键时序参数 (VDD=10 V, TA=25 °C)
| 参数 | 符号 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|---|
| 最大时钟频率 | fMAX | 16 | 20 | – | MHz |
| 建立时间 J/K→CP | tSU | 30 | – | – | ns |
| 保持时间 J/K→CP | tH | 20 | – | – | ns |
| 脉冲宽度 CP/R/S | tW | 100 | – | – | ns |
| 传播延迟 CP→Q | tPLH/tPHL | – | 100 | 200 | ns |
| 传播延迟 R/S→Q | tPLH/tPHL | – | 120 | 250 | ns |
| 上升/下降时间 (5V) | tTLH/tTHL | – | 45 | – | ns |
功能真值表 (单元级, 上升沿触发)
| S | R | CP | J | K | Qn+1 | Q̅n+1 | 动作 |
|---|---|---|---|---|---|---|---|
| H | L | X | X | X | H | L | 异步置位 |
| L | H | X | X | X | L | H | 异步复位 |
| H | H | X | X | X | H | H | 非法/竞态 |
| L | L | ↑ | L | L | Qn | Q̅n | 保持 (无动作) |
| L | L | ↑ | L | H | L | H | 复位 (清零) |
| L | L | ↑ | H | L | H | L | 置位 (置一) |
| L | L | ↑ | H | H | Q̅n | Qn | 翻转 (Toggle) |
典型应用电路
1. N 位移位寄存器 (串入并出 / 串入串出)
- 多片 CD4027 级联：Qn → Jn+1, Q̅n → Kn+1 (或 J/K 并联同信号)
- 共用 CP，同步移位；S/R 并联做全局异步复位/置位。
- 扩展：加并行加载逻辑 (MUX 选通 D 或 Q) 变身通用移位寄存器 (类比 74HC165/595)。
2. 二进制同步计数器 (加法/减法)
- J=K=高电平 → 每个 CP 翻转 (T 型用法)
- Q0 作最低位，Qn 翻转条件 = 所有低位 Q=1 (与门检测) → 同步进位，无毛刺。
- 配合 U/D 控制 + 额外门电路实现可逆计数。
3. 任意模数计数器 / 状态机
- 利用 S/R 异步强制跳转，配合组合逻辑 (与/或/非门) 解码当前状态，产生下一状态的 J/K/S/R 控制信号。
- 典型：模 10 十进制计数器 (解码 1010 → 复位)、红绿灯控制器 (3 状态循环)。
4. 频率分频器
- 单元级联，每级 J=K=1 → 2 分频，N 级得 2N 分频。
- 非 2 的幂分频：加反馈逻辑提前复位 (如模 3: Q1·Q2 → R)。
替代/兼容器件对照
| 型号 | 工艺 | 电压范围 | fMAX | 封装/备注 |
|---|---|---|---|---|
| CD4027B / CD4027BE | CMOS | 3–18 V | 16 MHz | 标准增强版, DIP-16/SOIC-16 |
| HCF4027 (ST) | CMOS | 3–15 V | 16 MHz | ST 产, 引脚兼容 |
| MC14027B (ON Semi) | CMOS | 3–18 V | 16 MHz | 汽车级可选 |
| HEF4027B (NXP) | CMOS | 3–15 V | 12 MHz | 欧系常用 |
| 74HC107 / 74HC112 | CMOS | 2–6 V | 50 MHz | **仅 5 V 系统**, 双 JK, 速度快 3× |
| 74LVC2G74 (双 D) + 门电路合成 JK | CMOS | 1.65–5.5 V | 200 MHz | 低压高速, 需外围门合成 JK 功能 |
| FPGA/CPLD (Lattice iCE40 / Xilinx Spartan) | SRAM/Flash | 1.2 V 核心 | >200 MHz | 复杂状态机/大位宽计数器首选, 单片替代 N 片 CD4027 |
设计避坑指南
- S/R 同高非法：异步置位/复位同时有效会导致 Q/Q̅ 同高，后续时序崩溃。硬件互锁或软件互斥保证。
- 输入悬空：所有 J/K/CP/S/R 未用脚必须接定态 (VDD/VSS)，CMOS 悬空极易振荡/锁死/功耗飙升。
- 上电随机态：上电瞬间 Q 不定，**必须**加上电复位电路 (RC+施密特触发器) 产生全局 R 脉冲，或用 S 强制置位已知状态。
- 驱动能力弱：|IOH/OL| ≈ 1–2 mA @ 10 V，驱动 LED/继电器/大电容负载需加缓冲级 (三极管/MOSFET/74HC541)。
- 长线驱动 CP：时钟线 > 10 cm 需串联 33–100 Ω 阻尼电阻 + 末端并联 100 pF 地电容，抑制振铃/过冲导致双沿触发。
- 电源去耦：每颗 IC VDD-VSS 贴片 0.1 μF X7R + 板级 10 μF 电解，防止时钟沿同时翻转瞬间大电流拉低电源导致误动作。
结语
CD4027 以 **“双 JK、宽电压、异步 S/R、主从边沿触发、抗噪强、价格低”** 长期占据离散时序逻辑教学、工业控制、仪表仪器、旧设备维修的核心地位。新设计若在 3.3/5 V 系统、追求高速/低功耗/高集成，**首选 74HC/HCT/LVC 系列或直接进 FPGA/CPLD**；若需 12–24 V 工业电平、极简 BOM、长线传输、耐辐射/高可靠，**CD4027 依然是性价比之王**。完整数据手册、时序仿波、KiCad/Eagle 封装、Verilog 行为模型欢迎联系获取。
工业技术