掌握PCB干扰抑制：确保EMC合规的专业指南
随着信息技术飞速发展，电子产品功能、品类、结构日益复杂，推动PCB设计向多层、高密度演进。因此必须重视PCB设计的EMC（电磁兼容性）：优秀的EMC设计不仅保证板上所有电路正常稳定运行、相互不干扰，还能有效降低PCB辐射发射和传导发射，防止电路受外部辐射和传导干扰。干扰是EMC的头号劲敌，但读完本文，工程师们将不再为此担忧。
PCB干扰分类
PCB干扰可分为三类：
1) 布局干扰：由PCB上元件布局不当引起；
2) 叠层干扰：由叠层设置不科学导致的噪声干扰；
3) 走线干扰：由信号线、电源线、地线间距、线宽设置不当或走线方法不科学引起。
基于此分类，可从布局规则、叠层策略、走线规则三个维度采取抑制措施，降低甚至消除PCB干扰影响，满足EMC设计标准。
基于分类的PCB干扰抑制措施
布局干扰抑制措施
消除布局干扰的关键在于合理PCB布局，应遵循以下六大原则：
- 各功能模块电路位置按信号电流流向合理设置，保持流向一致；
- 模块核心元件置于中心，缩短元件间引线，特别是高频元件；
- 热敏元件与芯片集成布局，远离发热元件；
- 连接器位置随板上元件位置确定，宜置于PCB一侧，避免电缆从两侧引出，减少共模电流辐射；
- I/O驱动器紧贴连接器，避免I/O信号在板上长距离走线；
- 热敏元件不可过密，输入输出元件应远离其周围。
叠层干扰抑制措施
首先掌握PCB设计信息，综合考虑信号线密度、电源地分类，确定层数以实现电路功能。叠层策略质量本质上关联地平面/电源平面瞬态电压及电源信号电磁屏蔽。基于实战经验，叠层设计应遵循：
- 地平面与电源平面相邻，间距尽可能小；
- 信号平面紧贴地平面或电源平面，单层或多层均可。
单/双层PCB设计中，电源线和信号线需精心设计。为减小电流回路面积，地线与电源线应紧贴并行。单层板重要信号线两侧设保护地线，既缩小信号回路面积，又防止信号线串扰。双层板可设保护地线或在重要信号镜像平面铺大面积地。虽制造调试简便，但无参考平面会导致回路面积随辐射增加，不宜直接用于数字/模数混合等复杂电路。
成本允许建议采用多层PCB，多层设计须遵循三原则：
- 强辐射、高敏感信号线（总线、时钟线等）应走在两地平面之间或紧贴地平面的信号层，利于缩小回路面积、降低辐射、增强抗干扰；
- 有效控制边缘辐射：电源平面相邻地平面内缩5-20H（H为介质厚度）；
- 若顶底层间存在高频信号线，应布置在顶层与地平面之间，抑制高频信号向空间辐射。
走线干扰抑制措施
为抑制干扰，走线必须遵守：
- 输入端引线避免长距离平行，通过加地线或增大间距降低并行串扰；
- 走线宽度不得突变，拐角采用圆弧或135°；
- 载流回路辐射随回路面积、电流、信号频率增大而增大，故电流流过时需减小引线回路面积；
- 缩短引线长度、加宽线宽以降低引线阻抗；
- 相邻线间实施隔离处理，最小化噪声耦合和串扰；
- 设置分流隔离关键信号，用保护电路保护关键信号。
此外，走线时按信号线、电源线、地线各自特性遵循规则：
a. 公共地线：布于PCB边缘呈网格/环状；地线尽量粗、多铺铜增强屏蔽；模拟地与数字地隔离，低频模拟地单点并联，高频地多点串联，实战可并串联结合。
b. 电源线：尽量加宽、降低回路电阻，确保地线/电源线方向与数据传输方向同步。多层板缩小电源线与地/电源平面距离。各功能单元独立供电，公共供电电路应靠近且相容。
c. 信号线：尽量缩短以减少干扰耦合路径。布线优先级：时钟/敏感信号 > 高速信号 > 非关键信号。不兼容信号间实施隔离。关键信号走线不得跨越焊盘/过孔造成的分离区或参考平面间隙，否则增大回路面积。为抑制边缘辐射，关键信号线与参考平面距离不得小于3H（H为信号线至参考平面高度）。
唯一需要恐惧的就是恐惧本身。对电子工程师而言，PCB设计中干扰或许常让你失望，但只要洞悉干扰源头并采取有效对策，干扰必将被抑制，PCB性能得以充分发挥。
工业技术