PCB设计32问：高速/高频/EMC/阻抗/布线专家级答疑

Q1：如何选择PCB材料？
A1：在设计需求、量产可行性、成本三者间取得平衡。设计需求含高速设计必须考量的电气指标。此外，介电常数与介电损耗是否匹配工作频率至关重要。

Q2：如何规避高频干扰？
A2：核心原则是最小化串扰：拉大高速信号与模拟信号间距、在模拟信号旁加地保护线或分流线。同时须审慎处理数字地对模拟地的噪声耦合。

Q3：差分信号走线如何布置？
A3：两点核心：① 两条线等长；② 两线间距恒定并保持平行。

Q4：输出端仅有一条时钟信号线，如何走差分？
A4: 差分走线前提是发射端与接收端均为差分信号。单端时钟输出无法实施差分布线。

Q5：接收端差分对间能否加匹配电阻？
A5：通常在接收端差分对间并联匹配电阻，阻值等于差分阻抗，可改善信号质量。

Q6：为何差分线要靠近且平行？
A6：差分线需适当靠近并平行。线间距由差分阻抗决定，后者是差分设计关键参考参数。

Q7：高速信号上手动布线与自动布线冲突如何化解？
A7：主流自动布线器通过约束条件控制走线方式与过孔数。各EDA厂商走线算法与约束设置差异大。自动布线难度取决于走线能力。选用强走线能力的布线器可缓解此问题。

Q8：高速设计中信号层空闲区铺铜，多层板地/电源层铜如何分布？
A8：空闲区铺铜多接地。铺铜与信号线距离须严格设计，因铺铜会略微降低特征阻抗，且不得影响其他层特征阻抗。

Q9：微带线模型能否计算电源平面特征阻抗？能否用于电源-地平面间信号？
A9：可以。特征阻抗计算时，电源平面与地平面均可视为参考平面。

Q10：高密板自动生成测试点能否满足量产测试需求？
A10：取决于测试点规则是否兼容测试机要求。若布线过密且测试点规则严苛，可能无法在每段线上放置测试点，可人工补充。

Q11：添加测试点会影响高速信号质量吗？
A11：视测试点添加方式与信号速率而定。通常通过串联或引出支路添加，均会或多或少影响高速信号，影响程度与频率、边沿速率相关。

Q12：多块PCB组成系统时，各板地如何连接？
A12：基于基尔霍夫电流定律，A板向B板输送电流/信号，等量电流从地平面回流A板，地平面电流走阻抗最低路径。因此，各电源/信号接口贡献给地平面的引脚数不可过少，以降低地阻抗与噪声。并需分析全电流回路，特别是大电流段，调整地平面/地线连接控制电流流向，降低对敏感信号影响。

Q13：差分信号线中间能否加地线？
A13：原则上不能。差分信号核心优势源于互耦合带来的磁通抵消、抗噪等，加地线会破坏耦合效应。

Q14：选择PCB与外壳接地点的原则？
A14：利用机壳地为回流电流提供低阻抗路径并控制回流路径。例：高频元件/时钟源附近用螺丝将PCB地平面与机壳地连接，最小化整体电流回路面积，抑制EMI。

Q15：PCB调试从何入手？
A15：数字电路按序：① 确认所有电压均达设计值；② 确认所有时钟频率正常、边沿无非单调问题；③ 确认复位信号达标。以上就绪后芯片首周期发信号，依系统运行协议与总线协议展开调试。

Q16：板面积固定下，高速高密PCB设计最佳策略？
A16：重点抑制严重影响时序与信号完整性的串扰。对策：① 控制走线特征阻抗连续性与匹配；② 间距通常设为2倍线宽；③ 选用合理端接方式；④ 相邻层走线正交；⑤ 利用盲/埋孔增加布线面积；⑥ 维持差模/共模端接降低时序与信号完整性影响。

Q17：模拟电源常用LC滤波，为何LC有时优于RC？
A17：前提是频带与电感选型合适。电感抗性随电感量与频率变化。若电源噪声频率太低且电感不够大，LC不如RC。但RC缺点是电阻消耗能量、效率低。

Q18：无成本压力下达成EMC要求的最优路径？
A18：EMC成本高通常因增层加强屏蔽、加磁珠/共模电感抑高次谐波、他系统屏蔽结构。低成本策略：① 多用低转换率器件降低信号高频分量；② 高频器件远离外部连接器；③ 精心设计高速信号阻抗匹配、布线层、回流路径，抑制高频反射辐射；④ 电源脚放足去耦电容降低电源/地平面噪声；⑤ 外部连接器附近地平面开槽隔离，连接器地贴近机壳地。

Q19：多数字/模拟模块为何要分区？
A19：高低电平翻转瞬间在电源地产生噪声，噪声强度随信号速度、电流量级变化。若不分区且数字噪声大、模拟电路相似，即使信号不直接交叉，模拟信号仍受噪声干扰。

Q20：高速PCB设计中如何实施阻抗匹配？
A20：阻抗匹配是高速设计核心考量。特征阻抗与走线绝对相关：由微带线/带状线/双带状线与参考层间距、线宽、板材等决定。走线未定阻抗不定。核心对策：尽最大可能避免阻抗不连续。

Q21：高速设计中EMC/EMI应考量哪些措施？
A21：EMI/EMC设计需兼顾辐射（>30MHz）与传导（<30MHz）两维度。须从元件布局、层叠、布线、器件选型等源头入手，遗漏任何环节后期成本剧增。例：时钟源远离外部连接器；PCB与机壳连接点精心选择。

Q22：什么是布线拓扑？
A22：布线拓扑即布线顺序，指多端网络的布线次序。

Q23：如何调整拓扑提升信号完整性？
A23：此类网络信号极复杂，拓扑随方向/层级/信号类型变化，难以判定哪类拓扑利于信号质量。

Q24：铺铜的目的？
A24：主因：① 大面积地/电源铺铜具屏蔽作用，特殊地（如PGND）可起保护；② 少布线板铺铜保电镀性能、防层压变形；③ 信号完整性需求：为高频数字信号提供完整回流路径、减少直流网络布线；④ 考虑散热。

Q25：什么是回流电流？
A25：高速数字信号沿传输线从驱动端流至负载，再沿地/电源平面走最短路径回流至驱动端。地/电源上的回流信号即回流电流。

Q26：端接有几类？
A26：端接即匹配，分源端串联匹配与终端并联匹配。具体手法：上拉/下拉电阻、戴维南匹配、交流匹配、肖特基二极管匹配等。

Q27：什么因素决定匹配类型？
A27：缓冲器特性、拓扑、电平标准、判决类型、信号占空比、系统功耗。

Q28：出厂前PCB须做哪些检测？
A28：多数厂做通断测试确保线路连通。先进厂引入X射线检测蚀刻/层压缺陷。过SMT产品通常做ICT，需设计阶段预留ICT测试点。问题出现时可用专用X射线复检。

Q29：多板组成电路是否应共地？
A29：通常应共地，单一电路用多电源不现实。条件允许可分离电源以进一步降低干扰。

Q30：含DSP/PLD系统如何考虑ESD？
A30：优先防护人体直接接触部位的电路与结构。ESD影响程度视环境与系统敏感度而定。干燥环境ESD更严重，敏感系统尤甚。大系统虽ESD效应不显，仍需重视。

Q31：四层板双面铺铜，哪面优先？
A31：考量屏蔽、散热、加固、制造工艺需求。高速设计首重屏蔽，表面接地利EMC，铺铜须完整避免孤岛。表面元件/布线密集时难保铜皮完整，建议此类板不铺铜。

Q32：时钟走线两侧是否必须加地屏蔽？
A32：视板级串扰/EMI而定。屏蔽地线处理不当反而副作用。

Q33：不同频率时钟走线策略？
A33：先做信号完整性分析确立布线原则，再按原则实施布线。

相关资源：
• 如何设计高质量PCB
• 必知的关键PCB设计规则
• 常见PCB设计问题
• PCB设计过程中的可能问题与对策
• 影响SMT制造的PCB设计要素