关于 PCB 设计的大问题的简短回答

Q1：如何选择PCB（印刷电路板）材料？

A1：PCB材料的选择必须完全基于设计需求、量产和成本之间的平衡。设计需求涉及在高速 PCB 设计中应认真考虑的电气元件。此外，介电常数和介电损耗是否随频率变化也应考虑。

Q2：如何避免高频干扰？

A2：克服高频干扰的首要原则是尽可能减少串扰，这可以通过扩大高速信号与模拟信号的距离或在模拟信号旁加接地保护或分流走线来实现。另外，数字地对模拟地造成的噪声干扰也应慎重考虑。

Q3：如何安排承载差分信号的走线？

A3：承载差分信号的走线设计应重点关注两点。一方面，两条线的长度应该相同；另一方面，两条线之间的间距应保持平行。

Q4：当输出端只有一根时钟信号线时，如何安排承载差分信号的走线？

A4：承载差分信号的走线布置的前提是信号源和接收端都应该是差分信号。因此，差分路由永远不能在只包含一个输出端的时钟信号上工作。

Q5：接收端差分对之间可以加匹配电阻吗？

A5：匹配电阻通常在接收端的差分对之间加上，其值等于差分阻抗的值。因此，信号质量会更好。

Q6：为什么差分对走线要靠近且平行？

A6：差分对走线应适当靠近和平行。差分对走线之间的距离由差分阻抗决定，差分阻抗是差分对设计的关键参考参数。

Q7：如何解决高速信号上手动路由和自动路由的冲突？

A7：现在大部分自动布线器都可以通过设置约束条件来控制走线方式和通孔数量。所有 EDA 公司在走线方法和约束条件设置方面都存在很大差异。自动布线的难易程度与走线能力密切相关。因此，这个问题可以通过选择走线能力强的路由器来解决。

Q8：在高速PCB设计中，信号层的空白区域可以覆铜。在接地和供电的多个信号层上应该如何布铜？

A8：一般情况下，铜镀层大多与空白区域的地相连。镀铜层与信号线之间的距离要严格设计，因为镀铜层会稍微降低特性阻抗。同时不影响其他层的特性阻抗。

Q9：电源平面的特性阻抗可以用微带线模型计算吗？电源层和地层之间的信号可以使用微带线模型吗？

A9：是的。在特性阻抗计算过程中，电源层和地层都可以作为参考层。

Q10：高密度PCB自动化生成的测试点能否满足量产的测试需求？

A10：这完全取决于测试点的规定是否与测试机器提出的要求相适应。另外，如果布线过于密集，对测试点的规定非常严格，则可能无法在每一段线路上放置测试点。当然，也可以使用人工方法来补充测试点。

Q11：增加测试点会影响高速信号的质量吗？

A11：这完全取决于测试点添加方法和信号运行速度的情况。基本上，添加测试点是通过将它们添加到线或拉出一段来获得的。两种方法都或多或少对高速信号产生影响，影响程度与信号的频率速度和边沿率有关。

Q12：当几个PCB连接成一个系统时，每个PCB的地线应该如何连接？

A12：根据基尔霍夫电流定律，当电源或信号从板 A 发送到板 B 时，等量的电流将从接地层返回到板 A，接地层上的电流将在阻抗为的路径回流最低的。因此，在电源或信号互连的每个接口处，用于接地层的引脚数量决不能太少，这样可以降低接地上的阻抗和噪声。此外，应分析整个电流回路，尤其是电流最大的部分，调整接地层或地线的连接，以控制电流运行，减少对其他敏感信号的影响。

Q13：差分信号线中间可以加地线吗？

A13：差分信号线之间基本上不能加地线，因为差分信号线原理的最大意义在于差分信号线之间的相互耦合带来的优势，如磁通抵消、抗噪等。地线加在其中。

Q14：选择合适的PCB并覆盖接地点的原则是什么？

A14：原理是利用机壳接地为返回电流提供低阻抗路径，并控制该返回电流的路径。例如，在高频元件或时钟发生器附近，通常可以使用螺钉将PCB的地平面与机箱地连接起来，以尽可能减少整个电流环路面积，即减少电磁干扰。

Q15：PCB调试应该从哪里开始？

A15：就数字电路而言，应按顺序进行以下操作。首先，应确认所有功率值平均达到设计要求。其次，应确认所有时钟信号频率正常工作且边缘不存在非单调问题。第三，确认复位信号达到标准要求。如果上述事情都已经确认，芯片应该在第一个周期发送信号。然后根据系统运行协议和总线协议进行调试。

Q16：固定板面积的高速、高密度PCB设计最好的方法是什么？

A16：在高速、高密度PCB设计过程中，串扰干扰对时序和信号完整性影响很大，尤其要注意。给出了一些设计方案。首先，要控制布线特性阻抗的连续性和匹配性。其次，应注意间距，间距通常为线宽的两倍。第三，应选择适当的终止方法。第四，相邻层的布线应该在不同的方向上实现。第五，盲孔/埋孔可用于增加布线面积。此外，应保持差分端接和共模端接，以减少对时序和信号完整性的影响。

Q17：LC电路通常用于模拟电源的滤波。为什么 LC 有时会比 RC 表现更好？

A17:The comparison between LC and RC should be based on the assumption whether frequency band and inductance are suitably selected.因为电感的电抗与电感和频率有关，如果电源的噪声频率太低，电感不够高，LC的性能会比RC差。然而，RC的缺点之一在于电阻本身会消耗能量，效率低。

Q18：在没有成本压力的情况下实现 EMC 要求的最佳方式是什么？

A18：PCB 板由于 EMC 导致成本较高，通常是因为层数增加以加强屏蔽应力，并且准备了一些元件，例如用于阻止高频谐波分量的铁氧体磁珠或扼流圈。此外，应在其他系统上使用其他屏蔽结构来满足 EMC 的要求。首先，应尽可能多地应用具有低转换速率的组件，以减少信号产生的高频部分。其次，高频元件不应放置得太靠近外部连接器。第三，应仔细设计高速信号的阻抗匹配、布线层和返回电流路径，以减少高频反射和辐射。第四，应在电源引脚处放置足够的去耦电容，以降低电源层和接地层的噪声。第五，外部连接器附近的地线可以从地平面上切开，连接器地线应靠近机箱地。

Q19：当一块PCB板上有多个数模模块时，一般的解决方案是把数模模块分开。为什么？

A19：将数字模块和模拟模块分开的原因是，噪声通常在电源和地的高低电位切换时产生，噪声的程度与信号速度和电流量有关。如果模拟和数字模块不分，数字模块产生的噪声较大，模拟区域的电路相似，即使模拟和数字信号没有相遇，模拟信号仍然会受到噪声的影响。

Q20：高速PCB设计中，阻抗匹配应该如何实现？

A20：就高速 PCB 设计而言，阻抗匹配是主要考虑因素之一。阻抗与布线具有绝对关系。例如，特性阻抗由几个因素决定，包括微带或带状线/双带状线层与参考层之间的间距、布线宽度、PCB材料等。换句话说，特性阻抗只有在布线之前才能确定。解决这个问题的根本办法是尽可能避免阻抗不连续的发生。

Q21：在高速PCB设计过程中，EMC/EMI应该采取哪些措施？

A21：一般来说，EMI/EMC 设计应该从辐射和传导两个方面考虑。前者属于频率较高的部分（大于30MHz），后者属于频率较低的部分（小于30MHz）。因此，应注意高频部分和低频部分。一个好的 EMI/EMC 设计应该从元件的布局、PCB 堆叠、布线、元件选择等开始。一旦这些方面不考虑，成本可能会上升。例如，时钟发生器不应尽可能靠近外部连接器。另外，PCB与机箱之间的连接点要合理选择。

Q22：什么是路由拓扑？

A22：路由拓扑，也叫路由顺序，是指在有多个终结符的网络中，路由的顺序。

Q23：应该如何调整路由拓扑以增加信号完整性？

A23：这种类型的网络信号非常复杂，不同方向、不同级别、不同种类的信号的拓扑结构不同。因此，很难判断哪种类型的信号有利于信号质量。

Q24：镀铜的原因是什么？

A24:镀铜通常有几个原因。首先，大面积的地或电源覆铜会起到屏蔽作用，一些特殊的地如PGND可以起到保护作用。其次，为保证电镀的高性能或防止层压变形，PCB板上应镀铜，走线少。第三，镀铜源于对信号完整性的要求。应为高频数字信号提供完整的返回路径，并减少直流网络路由。此外，还应考虑散热。

Q25：什么是返回电流？

A25：随着高速数字信号的运行，信号从驱动器沿PCB传输线流向载体，然后通过接地或电源的最短路径返回驱动器端子。接地或电源的返回信号称为返回电流。

Q26：终端有几种类型？

A26：终端也叫匹配，通常分为源匹配和终端匹配。前者是指串联电阻匹配，而后者是指并联匹配。方法很多，包括上拉电阻、下拉电阻、达文南匹配、交流匹配、肖特基二极管匹配等。

Q27：哪些元素可以确定匹配类型？

A27：匹配类型通常由BUFFER特性、拓扑、级别分类和判断类型决定。此外，还必须考虑信号占空比和系统能耗。

Q28：PCB出厂前需要做哪些检查？

A28:大多数PCB制造商在出厂前都会对PCB进行开关测试，以确保所有电路连接正确。到目前为止，一些先进的制造商会进行 X 射线检测，以找出蚀刻或层压上的一些障碍。对于经过SMT组装的产品，通常使用ICT，这需要在PCB设计阶段设置ICT测试点。一旦出现问题，也可以使用特殊类型的 X 射线检测。

Q29：对于由几块PCB板组成的电路，它们应该共用一个地吗？

A29：由几块 PCB 板组成的电路通常应该共用同一个接地，因为在单个电路中应用几个电源是不切实际的。当然，如果你的条件允许，也可以使用不同的权力。毕竟，这将有助于减少干扰。

Q30：包含 DSP 和 PLD 的系统应该如何考虑 ESD？

A30：就普通系统而言，应首先考虑与人直接接触的部分，并对电路和结构进行适当的保护。 ESD对系统的影响程度通常根据不同的情况来确定。在干燥的环境中，ESD 会变得更糟，尤其是在更敏感的系统上。尽管较大的系统对 ESD 的影响不明显，但也应引起重视。

Q31：对于4层PCB设计，哪一面应该两面镀铜？

A31:镀铜需要考虑以下几个方面：屏蔽、散热、加固和PCB制造需求。因此，应该考虑主要原因。例如，在高速PCB设计方面，最应该考虑的是屏蔽。表面接地有利于EMC，在孤岛的情况下应完全镀铜。一般来说，如果表面的元器件走线过多，铜箔就很难保持完整。因此，建议表面元件多或走线多的板子不镀铜。

Q32：时钟走线过程中，是否需要在两侧加地屏蔽？

A32:这取决于电路板的串扰或 EMI。如果屏蔽地线处理不当，反而会带来不好的影响。

Q33：不同频率信号的时钟走线策略是什么？

A33：在时钟线的布线方面，应先进行信号完整性分析，并掌握布线原则。然后是时候根据原理来实现路由了。

有用的资源
• 如何设计高质量的 PCB
• 你必须知道的关键 PCB 设计规则
• 常见的 PCB 设计问题
• 过程中可能出现的问题和解决方案PCB 设计原理
• 影响 SMT 制造的 PCB 设计元素