VHDL进阶测验第3部分
完成基础VHDL教程系列第12-17课,通过此针对性测验检验知识。
关于signed类型哪条陈述正确?
-
哪个等价于此并发进程?
-
运行此代码后Output将是什么值?
-
关于端口声明哪条正确?
-
通过generic map传递的值在模块中如何出现?
-
"建立时间"对触发器意味着什么?
-
为何在VHDL设计中通常不考虑建立和保持时间?
-
分享测验以显示你的结果!
Basic VHDL Quiz – part 3 I got %%score%% of %%total%% right
VHDL