加速CPU-FPGA协同设计:面向软件开发者的实用流程
近期,Brian Bailey召集圆桌会议,形成两部分文章《支持CPU + FPGA》。专家们探讨了融合FPGA与CPU系统的演进现实,聚焦全新设计流如何赋能软件开发者更快推出CPU-FPGA平台。
引言
人工智能激增、连接设备爆发、数据中心工作负载加速,共同指向一个驱动力:软件开发者追求速度。FPGA与CPU间的低延迟链路,加上现代FPGA适度的功耗包络,使混合CPU-FPGA系统成为高性能需求的自然选择。然而,FPGA技术的底层复杂性常让开发者止步。
高层综合(HLS)工具显著进步,简化了C/C++到硬件的映射。但它们主要以IP为中心,在系统级决策上不足——如软硬件任务划分、流水线与并行执行选择、数据粒度调优、最优通信机制选择。
软件工程师需要的是统一设计流:像标准软件IDE一样使用,却能提供硬件感知反馈。近期商业方案开始通过抽象底层细节同时保留开发者所需控制来弥合这一鸿沟。这些工具基于《ESL模型及其应用》中概述的系统级设计理念。
理解系统级设计流
系统级设计在更高抽象层运作,在实现前验证、细化、集成系统组件。大多数设计者从算法层起步,用C/C++/SystemC、MATLAB、Simulink或LabVIEW建模捕获完整系统行为。
我们聚焦以C/C++为中心的流程(见图1)。第一阶段——应用剖析——识别哪些函数或循环受益于硬件加速。接着指定目标CPU/FPGA平台(如ARM Cortex-A53 + FPGA)并配置其参数(时钟、缓存、互连)。最后,将剖析任务在软硬件间映射,形成可执行架构。

图1. CPU/FPGA典型系统级设计流 (来源:Space Codesign Systems, Inc.)
图1的第二部分涵盖架构优化——有时称架构探索或性能验证——详见图2。

图2. 架构优化过程 (来源:Space Codesign Systems, Inc.)
三大关键估算器支撑此阶段:
- 硬件估算 评估将C/C++代码移至FPGA的影响,细分资源占用、循环延迟、功耗。依赖HLS输出。
- 软件估算 测量CPU侧指标——处理器负载、任务切换、缓存未命中——补充硬件视角。
- 数据传输估算 建模接口(内存映射或流式),捕获总线延迟、吞吐量、队列深度、内存占用。
聚合结果填入数据库,使开发者能验证系统级目标是否达成。满足标准的架构推进;否则触发进一步优化迭代。
图1最后部分涉及架构实现:高层设计通过厂商工具(如Xilinx Vivado、Intel Quartus Prime)转为FPGA比特流,产出完全综合且可测试的系统,就绪部署。
系统级优化
缺乏自动化的端到端优化工具长期是FPGA计算的瓶颈。平衡多设计维度的复杂性使手动探索繁琐,即使对资深设计师也是如此。
图3展示部署在Zynq-7000平台、包含六个C/C++函数的图像处理应用典型优化工作流。考虑八个候选架构,但上市时间压力要求快速选出性能、面积、功耗的最佳折中。

图3. 突出系统级决策的架构探索 (来源:Space Codesign Systems, Inc.)
Xilinx SDSoC/SDAccel、Falcon Computing Merlin Compiler、Space Codesign SpaceStudio等商业方案现提供端到端支持。它们镜像图1、2流程并注入自动化决策逻辑:
- SDSoC 估算硬件内核延迟、表征目标平台数据传输,对比纯软件运行基准。
- Merlin Compiler 应用四个pragma驱动的源到源转换,加隐式编译器通道提升流水线和并行度。
- SpaceStudio 构建虚拟平台(VP)模拟整个系统,集成硬件生成延迟,提供软硬件任务非侵入式剖析。
商业生态系统视图
图4呈现CPU/FPGA平台设计周边生态系统的分层视图。顶层为算法切入点;中层为支持从C/C++系统级优化的工具;底层为厂商综合工具产出比特流。底部展示代表性CPU/FPGA平台。

图4. CPU/FPGA平台商业生态系统 (来源:Space Codesign Systems, Inc.)
表1列出CPU/FPGA平台设计关键商业自动化工具。

表1. 商业自动化工具(*注:本评测提出的列表)
结论
普及CPU-FPGA开发是终极目标,让更广泛的软件开发者利用硬件加速。正如软件行业五十年从汇编进化到Python和Swift,FPGA编程正经历类似成熟。SpaceStudio、SDSoC、Merlin Compiler等系统级工具兴起标志关键转变——但跨编译器的全自动化与无缝优化仍是未来里程碑。
Guy Bois, Ing., PhD 是Space Codesign Systems创始人、蒙特利尔理工学院软件与计算机工程系教授。拥有与行业领袖——STMicroelectronics、Grass Valley、PMC Sierra、Design Workshops Technologies、Cadabra Systems——合作的丰富研发经验,Guy在硬软件协同设计的专长促成SpaceStudio商业化及Space Codesign Systems Inc.成立。
嵌入式
- AMendate CEO专访:自动化拓扑优化如何释放3D打印轻量化潜力
- Altair高级副总裁Ravi Kunju谈仿真驱动设计与全新Inspire Print3D
- 为低成本机器人平台添翼:新七轴硬件与免费数字孪生编程软件
- 欧姆龙发布Flow Core:提升移动机器人可靠性与灵活性的先进软件
- 破局新制造版图:成功策略与资源指南
- VE-VIDES倡议发布值得信赖的IoT安全设计与验证框架
- Cadence推出ML驱动Cerebrus工具:芯片设计生产力提升10倍、PPA改善20%
- 面向 MIPI 摄像头的高性能 FPGA 加速器助力嵌入式视觉
- Cadence 与 UMC 联合认证 28HPC+ AMS 设计流程,加速汽车、IoT 与 AI 芯片开发
- FPGA 开发入门:在 Xilinx Artix-7 上构建 4 位加法器
- 对话 Stefan Ferber:Bosch.IO 首席执行官的 5 个深度问答
- Infineon与Elektrobit为联网汽车交付新一代安全