FPGA vs 单片机：可编程芯片选型决策指南
引言
FPGA与单片机是电子项目的两大可编程内核。二者本质差异何在？如何按项目选型？
先辨析：微处理器 vs 单片机
| 维度 | 微处理器 (MPU) | 单片机 (MCU) |
|---|---|---|
| 架构 | 冯·诺依曼（指令数据共存储） | 哈佛（程序/数据分离总线） |
| 外设 | 片外扩展（体积大） | 片内集成RAM/ROM/定时器/IO |
| 主频 | >1 GHz | 30-50 MHz典型 |
| 功耗 | 高，无低功耗模式 | 低，支持睡眠/待机µA级 |
| 典型场景 | 视频编辑、游戏开发等重算力 | 嵌入式专用控制 |
| 成本 | 高（需多外围芯片） | 低，单芯片成系统 |
FPGA vs 单片机：核心差异
| 维度 | 单片机 | FPGA |
|---|---|---|
| 本质 | 固定指令集的微型计算机 | 海量逻辑门阵列，可编程互联 |
| 编程语言 | C/C++ | Verilog/VHDL（硬件描述语言） |
| 并行性 | 顺序执行 | 天然并行，多任务同步 |
| 灵活性 | 受限于硬件资源 | 可重构逻辑，甚至改变硬件拓扑 |
| 开发难度 | 低，工具链成熟 | 高，需综合/布局布线/时序收敛 |
| 中断处理 | 响应延迟较大 | FSM硬件级响应，极快 |
| 修改成本 | 改代码即可 | 重新综合生成位流，无需改硅 |
| 功耗 | 低，适合电池供电 | 高，未用逻辑也漏电，非ASIC效率 |
| 速度 | 较低 | 高，适合高速协议/信号处理 |
功耗权衡
FPGA功耗高，不适合纯电池供电系统。工程实践常采用**FPGA+MCU异构架构**：FPGA跑高速并行数据流，MCU管电源管理/低速控制，兼顾性能与能效。
选型决策树
- **预算敏感、功耗敏感、逻辑固定** → 单片机
- **高并行、高吞吐、需硬件级重构、时序确定性要求极高** → FPGA
- **两者皆需** → 异构共存
工业技术