高速PCB布局中信号反射的有效抑制方法

电子科技发展推动IC系统大规模、微型化、高速化。体积缩小导致布线密度大、信号频率高、边沿时间短。互连延迟超信号边沿10%时，走线呈传输线效应，信号反射、串扰等问题凸显。逻辑正确的设计若不当处理高速问题将导致整体失败，解决高速电路问题成系统成败关键。

反射原理及影响

反射原理

直接原因：传输线阻抗不匹配致信号能量未在终端完全吸收。反射反映单网信号质量，与单网信号路径及回流路径物理特性相关。PCB走线物理特性（材质、宽度、厚度、与其他平面距离、介电常数）影响传输线。信号沿单网传输时产生瞬态阻抗变化。阻抗恒定则无失真；阻抗变化产生失真，变化点产生反射，反射信号回传发射端再反射，能量衰减后电压电流趋稳。

反射计算

信号沿传输线传输感受瞬态阻抗。阻抗恒定则正常传输；阻抗变化必致反射。反射系数ρ = (Z₁-Z₀)/(Z₁+Z₀)，Z₁变化后阻抗，Z₀变化前阻抗。例：特性阻抗50Ω遇150Ω电阻，ρ=1/2，半能量回传。发射电压5V则反射电压2.5V。

反射影响

1) 信号失真：终端未正确终端，驱动端脉冲在接收端反射。反射强时叠加波形改变逻辑态，造成轮廓失真，失真明显致大量错误、设计失败；失真信号对噪声更敏感。
2) 过冲与下冲：过冲指首个峰值/谷值超电压上限/下限。过大过冲破坏保护二极管致早期失效。下冲指次峰值/谷值可能产生虚假时钟，导致系统误读误写。
3) 振荡：反射症状之一，与过冲同性质，一个时钟周期内反复过冲下冲。因反射多余能量未及时吸收。

反射抑制方法

主因：走线几何形状（宽、长、转角）、同网层变换、连接器传输、电源地不连续、拓扑结构不当、网络端端不匹配。主要抑制法：

系统频率降低

在允许情况下降低信号边沿变化率，使传输线反射在信号接入前趋稳。满足设计规范前提下选用低速器件，避免不同信号类型混杂。

信号处理优化

因时序严苛，预先确定可能引发高速问题的器件与节点。调整布局布线要求，最终控制信号完整性指标。主要方法：
1) 用薄板降低过孔寄生参数。
2) 合理安排层数，充分利用中间层设屏蔽实现相邻接地，有效降低寄生电感、缩短传输长度、大幅降低串扰。
3) 控制信号线几何形状，减少拐点、最小化阻抗不连续点。高频电路走线全直线，必须拐弯用折线或45°圆弧，减少高频辐射与耦合。
4) 重要信号同层布线减少过孔。
5) 保证平面完整，为信号线提供低阻抗回流路径，降低共模阻抗耦合与开关噪声，消除电源系统信号完整性问题。
6) 采用正确拓扑结构。

拓扑结构

拓扑指信号线路由序列与结构。单驱动源驱动多负载常见。PCB常用两类基本拓扑：菊花链与星型（图1）。

菊花链

从驱动端依序到达各接收端。若用串联电阻改变信号特性，电阻应靠近驱动端。高次谐波干扰控制效果最好，但布线率最低（<100%）。实践中支线长度尽量短。布线空间小，单电阻即可终端匹配。但不同接收端信号接收不同步。

星型拓扑

有效避免时钟信号不同步，但每支路需终端电阻，阻值匹配特性阻抗。不同信号对接收端同时性要求高的系统最适用。

终端匹配方法

传输路径特性阻抗恒定（ρ=0）称阻抗匹配，信号理想传至终端。传输线长度需满足L ≤ (tᵣ/tₚd₁)（公式略）。积分电平翻转在反射到达远端前完成需终端匹配技术。终端连接原则：源或负载反射系数为零即消除反射。常用两策略：源端阻抗匹配传输线（源端终端）、负载阻抗匹配传输线（端端终端）。

源端终端

主为串联终端：在靠近源端处串联电阻。串联电阻加驱动端输出阻抗等于传输线阻抗。原理：消除负载端反射电压，阻止二次反射（图2）。

端端终端

在靠近负载端并联上拉/下拉电阻实现匹配。常见：单电阻并联、RC、Thevenin、肖特基二极管终端（图3）。

单电阻并联阻值=传输线阻抗。Thevenin双电阻满足Z₀=R₁R₂/(R₁+R₂)。RC终端C=3T/Z₀（T为信号上升时间）。

系统设计视角：并联终端最能降低噪声、EMI、RFI。按实际情况选型，必要时仿真验证。

结论

高速PCB设计成功前提：合理布局布线、避免不必要拐点过孔、阻抗连续、完整信号参考平面、优良接地。为优化设计与信号完整性、获更高电磁兼容性，应实施仿真验证，帮助设计师及时处理缺陷、弥补不足。

相关资源
• 高速布局技巧
• 高速PCB设计信号完整性挑战与解决方案
• 高速数模混合电路信号完整性分析与PCB设计
• 使用OrCAD PSpice仿真PCB
• PCBCart全功能PCB制造服务——多项增值选项
• PCBCart高阶PCB组装服务——起订1片