掌握高速PCB电源：分析并消除阻抗以实现可靠性能
阻抗分析
电源层与地层可视为大板电容，容值C = k·A·εr/d。其中k=0.2249 inch，A为平行面积，εr为介电常数（FR4约4.5），d为电源地间距。以2×1inch板、间距20mil为例，等效电容约101.2pF，自去耦电容极小，阻抗通常达几欧，远不足以降低阻抗。
用SIWAVE 2.5D仿真工具对有源器件U41电源地网络进行0-1GHz扫频阻抗仿真，得到阻抗曲线（图1）。曲线随频率变化，在670MHz、730MHz、870MHz拐点处阻抗剧烈变化。
抑制方法
去耦电容抑制阻抗的理论分析
电源自去耦不足，必须引入去耦电容。图2为复合电源系统，图3为等效模型。电路方程V=Z·I，要使负载瞬态电流大变化时两点电压变化极小，阻抗Z必须充分小。去耦电容在等效模型中并联，降低交流阻抗；从电路原理看，电容对交流呈低阻抗，必然降低电源系统交流阻抗。
去耦电容容值选择
实际电容含寄生参数ESR（等效串联电阻）和ESL（等效串联电感）主导高频性能。等效模型见图4。电容可视为串联谐振电路，谐振频率f=1/(2π√LC)。低频呈容性，高频呈感性，阻抗随频率先降后升，在谐振频率f₀处最小，此时阻抗等于ESR。频率曲线见图5。
选型原则：使电容谐振频率落在需去耦的频率点附近，尽量在自谐振频率前发挥容性性能。不同容值对应的自谐振频率见下表（DIP/STM封装）。
| 电容值 | DIP (MHz) | STM (MHz) |
| 1.0μF | 2.5 | 5 |
| 0.1μF | 8 | 16 |
| 0.01μF | 25 | 50 |
| 1000pF | 80 | 160 |
| 100pF | 250 | 500 |
| 10pF | 800 | 1.6(GHz) |
通常利用去耦电容谐振特性，并联同类电容获取最低输入阻抗。n个同容值电容并联：等效容值nC，等效感值L/n，等效ESR R/n，谐振频率不变。并联越多，容性感性区阻抗越小。结论：选型时以去耦频率为谐振点选容，并联同值电容可增强去耦能力、降低阻抗。
去耦电容位置确定
电源地平面可视为LC网络或谐振腔。特定频率发生谐振影响阻抗，并联谐振显著时阻抗剧增。需结合PCB谐振分析确定电容位置。用SIWAVE谐振分析得等效RLC参数及各频点谐振模式（图7）。
结合图1，大阻抗频点与谐振频点对应。在谐振严重区域并联合适容值去耦电容可降低阻抗。以673MHz为例，并联去耦电容后谐振消失、阻抗被抑制（图8）。
基于PCB谐振分析确定谐振位置，并联合适电容抑制阻抗。
相关资源
• 影响PCB特性阻抗的因素及解决方案
• 高速数字电路PCB设计中的阻抗控制
• 柔刚结合PCB阻抗设计考量
• 过孔阻抗控制及其对PCB设计信号完整性的影响
• PCBCart全功能PCB制造服务——多项增值选项
• PCBCart高阶PCB组装服务——起订1片
工业技术