高速布局技巧

大多数 PCB 设计都是从手头正确且经过验证的原理图开始的。然后必须进行将原理图设计转换为最终 PCB 的艰苦工作。很多时候，即使最初的电路设计已经很小心，PCB 也会无法工作。即使已使用仿真验证了原理图，但设计仿真未能解释的是 PCB 布局的细节可能会在设计实现中插入不可预见的错误源。在设计中使用更新和更高速度的组件以及相关的更高时钟速度时尤其如此。此外，设备之间的数据传输速度也在不断提高，并受到相同类型的错误源的影响。这些速度增加允许 PCB 布局中固有的小电容和电感值导致设计的 PCB 实现失败。

除了确保 PCB 功能正常外，关于您的设计对辐射噪声的容限及其产生的辐射噪声量的额外要求对于获得最终设计的批准非常重要。因此，在开发下一个包含高速信号的 PCB 应用时，必须非常小心地缓解电磁干扰问题。

高速信号的示例包括时钟信号和高速通信端口。通过一些简单的规则，您的下一个设计的信号完整性和电磁干扰水平可以得到改善——无需复杂的数学模型或复杂且昂贵的仿真工具。本文将介绍一些可以遵循的简单规则，以确保您的下一个高速信号设计取得成功。

背景

在本节中，我们将讨论一些高速布局错误的来源和相关概念，下一节将提供减轻这些错误来源的一般规则。

1. 电磁干扰与电磁兼容性

电磁干扰是干扰设备运行的射频噪声。另一方面，电磁兼容性是指限制设备发出的电磁干扰水平。所有设备都会发射一定程度的电磁干扰，同时吸收一定程度的电磁干扰。 PCB 设计人员的目标应该是将这两个数量减少到合理的水平。还值得注意的是，对于允许设备发射的 EMI 水平，已经建立了 FCC 和 CISPR 标准。

2. 时钟信号

通常用于驱动微处理器和通信端口的时钟信号应该是完美的方波，但实际上并非如此。它们实际上是标称时钟频率和高于时钟频率的谐波频率的信号的组合。因此，必须同时考虑设计中使用的时钟频率和高于标称时钟频率的时钟频率谐波的 EMI。

3.输电线路

在更高的频率下，传输线效应甚至在 PCB 板级也开始发挥作用。每当信号线的频率导致所述信号的波长与相关 PCB 走线的数量级相当时，应考虑走线的特性阻抗，以防止由于阻抗不匹配而导致的反射。在最一般的意义上，PCB 设计人员必须花时间来匹配与这些走线连接的收发器相关的走线阻抗。使用微带（电源平面上定义宽度的走线）或带状线（两个电源平面之间定义宽度的走线）是控制 PCB 级传输线阻抗的常用方法。

收发器具有高阻抗输入也很常见。在这种情况下，连接迹线的端接方式必须与其所连接的传输线的特性阻抗相匹配。有几种常见的终止技术，但研究它们将留给读者，因为它们超出了本文的范围。

4. 串扰

当两条迹线彼此相邻时，它们会以电感和电容耦合（通常称为串扰）的方式使一条走线影响另一条的运行。消除这种噪声的最基本方法是将迹线分开更大的距离。还可以通过使用电源层来抑制串扰水平来减轻串扰。

5. 差分信号

处理通信路径中噪声的另一种方法是使用差分信号。差分信号的电位相等且相反。因此，两条迹线负责在设备之间传输信号，并且信号的值取决于两条迹线上的电位差，而不是各个迹线的绝对电位。这使得差分信号不受串扰的影响，并有效地不受辐射噪声的影响。

6. 返回电流和环路区域

在考虑高频布局时，还必须考虑信号的返回路径。当使用直流电路时，返回路径将是最低电阻的路径，但在考虑交流信号时，返回路径将是最低阻抗的路径。结果是高频信号的返回路径将直接位于所述信号的轨迹旁边。通常，当信号走线在接地平面上布线时，返回路径的差异不是问题，但如果接地平面在信号走线下方被破坏，则可能会出现问题。结果是信号的返回路径中的中断将是一个循环。应避免环路，因为它们是更有效的 EMI 辐射器，会对设计的 EMC 产生负面影响。

实用的设计技巧

既然我们已经简要讨论了高速信号噪声的来源，我们可以继续讨论更具体的布局技巧。

在进行下一个高速 PCB 设计之前，您必须先了解设计的总体要求。要问的好问题是：系统中的最高频率是多少？您是否需要使用微带或带状线来达到设计所需的噪声抑制水平？您设计中的敏感信号是什么？ PCB制造商要求的最小公差是多少？设计的功能组之间是否存在敏感的互连？有了这些答案，就可以大致确定电路板的叠层和组成。

1. 板堆叠

新电路设计的最基本考虑因素之一是 PCB 叠层。如果没有敏感信号需要保护，您可以使用标准的 2 层 PCB。如果您需要将信号路由为带状线，则需要使用 6 层堆叠。 4 层 PCB 也是不错的中间选择。

另一个考虑因素是，如果您可以创建堆叠以使电源层彼此非常接近，则可以减少在设计中使用小值去耦电容器的需求。最后，如果您可以在 PCB 上将高速信号的源和接收器定位在一起，您将能够消除与这些信号相关的大部分 EMI 和 EMC。

2. 电源层和接地层

高速设计的最基本要求是实现完整的接地层。还包括一个完整的电源层也有很大的好处，但这要求设计基于四层或更高的叠层。将信号走线放置在非常靠近电源层的位置还有一个好处，这也应该为最终设计中使用的叠层提供信息。

在拆分电源层的部分时，同样重要的是要记住高速信号的返回电流遵循最低阻抗而不是电阻的路径。注意不要破坏其源和接收器之间的高速信号的返回路径。如果您必须断开接地层，请尽量不要在此断开处运行信号迹线。如果您这样做，请考虑使用 0 欧姆电阻重新连接信号迹线旁边的接地层。更简洁地说，在您的设计中尽可能使用统一且不间断的接地层和电源层。

3. 附加主题

去耦电容对于为高频信号创建接地和电源的低阻抗路径非常重要。通常，您将需要使用许多不同的电容值来抑制一系列频率范围内的高频噪声。放置电容器时，将最低值的电容器放置在最靠近您要保护的设备的位置，然后继续使用越来越大的电容值。此外，请确保将电容器放置在设备和电容器去耦的电源层之间。这将确保设备实际上被电容器去耦。

其他一般提示包括：
• 圆角走线可以降低信号辐射的 EMI 水平。这是因为走线的突然变化会导致更高水平的电容，也会导致高速信号反射。
• 为尽量减少信号走线之间的串扰，包括不同平面上的串扰，请确保它们在右侧相互交叉
• 避免信号走线中的过孔。过孔会改变走线的特性阻抗并可能导致反射。此外，如果您需要将过孔与差分信号走线一起使用，请考虑将它们放置在两条走线上，以确保它们在两条走线上的效果相同。
• 考虑使用过孔创建的短截线。考虑使用盲孔或毛刺过孔代替传统过孔。
• 使用分布式时钟解决方案时要考虑延迟。避免分支并匹配从时钟到连接设备的走线长度。通常建议使用时钟驱动程序。

有用资源
• 嵌入式应用系统中的高速PCB设计研究
• 高速PCB设计的差分等距处理与仿真验证
• 如何设计高速PCB的图像平面
• 高速PCB设计对信号完整性的挑战及其解决方案
• 高速PCB布局中信号反射的抑制方法
• 高速数字上的信号完整性分析和PCB设计-模拟混合电路
• PCBCart 的全功能 PCB 制造服务 - 多种增值选项
• PCBCart 的高级 PCB 组装服务 - 从 1 件开始