并入串出移位寄存器 (PISO)：设计、操作与应用
并入串出 (PISO) 移位寄存器扩展串入/串出 (SISO) 功能，允许所有级同时加载数据。此能力对将并行数据——每位单独导线——转为串行流以实现高效通信至关重要。
PISO 寄存器存储一个数据字，随后每时钟周期移出一位，总延迟等于级数乘时钟周期。因数据可在移位前并行加载，该寄存器适合高速数据采集与通信接口。
下面详细看三级 PISO 移位寄存器，核心组件：
- D 型触发器存储数据。
- 与-或选择器在并行加载与串行移位间选择。
实际器件典型 4、8、16 级。下图演示三级示例。
当 SHIFT/LD’ 信号为低，顶部与非门使能并行加载路径。D_A、D_B、D_C 输入数据传给对应 D 触发器输入。下一个上升时钟沿，三位同时捕获——称同步加载。
反之，SHIFT/LD’ 为高时，底部与非门激活移位路径：串行输入 SI 送入第一级，每触发器输出接次级输入，最终输出现于 SO。连续时钟沿右移字，每周期发一位。
波形图解从并行加载到串行移位过渡：
实践中，SHIFT/LD’ 信号须在时钟沿前后保持低足够窗口以满足建立/保持时间。常用稍宽脉冲简化操作。
为何保留 SI 和 SO 引脚？它们支持级联多移位寄存器构建宽位移位器，或与微处理器、传感器等串行外设接口。
常见 PISO 器件（德州仪器）
- SN74ALS166 — 8 位，同步加载
- SN74ALS165 — 8 位，异步加载
- CD4014B — 8 位，同步加载
- SN74LS647 — 16 位，同步加载
完整规格请查阅链接数据手册。
SN74ALS166 实现 8 级同步 PISO。引脚标 A–H 为数据输入，SER 串行输入，SO 串行输出，SH/LD’ 模式控制。CLKINH 引脚高时抑制时钟。
理解 ANSI 符号有价值：顶部块含模式控制 (M1 移位、M2 加载、C3/1 时钟)。8 级移位器标 SRG8，串行输入 SER 受加载信号与时钟控制。
异步与同步加载
异步加载寄存器如 SN74ALS165，利用触发器预置 (Set) 和清除 (Reset) 引脚独立于时钟加载数据。SH/LD’ 低时，Set 引脚由数据输入驱动而 Reset 引脚保持高。数据立即出现于寄存器，使异步加载在时钟脉冲不可用或不必要时有用。
同步器件中，SHIFT/LD’ 线控制加载或移位，时钟同步动作。此模式因时序可预测在现代设计中首选。
实际应用
PISO 寄存器常见用途是用引脚有限微处理器读取开关键盘组。例如九键键盘可由 PISO 寄存器扫描，将所需导线从九减至三。
汽车与工业场景中，导线减少通过最小化潜在故障点提高可靠性。移位寄存器串行接口也使其能与 ADC、传感器、存储模块等其他串行设备通信。
实现方法：将移位寄存器并行输入接开关触点，用电阻上拉至 +5V，从微处理器控制 LD/SH’。加载后，产生移位脉冲从 SO 线读取每位。
更复杂数据流可级联额外移位寄存器或接专用串行外设。
另见：移位寄存器工作表
工业技术