通过随机空位模型研究接触电阻随机存取存储器的可变性

背景

电阻式随机存取存储器 (RRAM) 被认为是一种很有前途的非易失性数据存储解决方案，因为它具有低功耗、高 P/E 速度以及与 CMOS 逻辑工艺的卓越兼容性 [1,2,3 ,4]。然而，要在当前最先进的 CMOS 电路中轻松实现 RRAM 存储器阵列，仍有许多障碍需要克服 [5, 6]。大型 RRAM 阵列的主要挑战之一是单元之间和单元内存在的差异 [7,8,9,10]。已经提出了许多模型和模拟来描述过渡金属氧化物 (TMO) 膜中氧空位 (Vo-) 的随机生成/复合过程 [11,12,13,14]。 Kim 和 Brivio 分别提出了随机断路器网络模型来模拟单极和双极 RRAM 的典型电气特性 [11, 12]。然而，这些研究中的电阻都设置为常数，而没有考虑 RRAM 薄膜中的电子传输。此外，由于提出的模型从单个设备级别而不是统计分析讨论 RRAM 的随机过程，因此阵列中 RRAM 行为的可变性在以前的工作中没有得到很好的解决和讨论 [11,12,13,14]。此外，制造过程中介电膜中缺陷的存在已被广泛研究多年 [15, 16]，但其对 RRAM 中电阻开关特性的影响仍需要全面分析，以便将该技术应用于大型存储器宏。为了研究固有 Vo 分布对 RRAM 特性的影响，建立了一个以陷阱辅助隧道机制为模型的电阻网络，用于进一步统计分析变化和本研究中的操作 [11,12,13,14,17 ]。此外，Vo- 的随机生成过程是通过蒙特卡罗方法模拟的，以建立初始状态的 RRAM 与以下成形特征之间的相关性 [18,19,20]。通过用接触 RRAM 阵列的测量数据验证模拟结果，建立了固有 Vo- 和形成电压之间的强相关性 [21]。最后，综合预测和研究了由于本征 Vo 分布而产生的不同类型的导电细丝 (CF) 和成型操作后的电阻状态变化。此外，本研究还提出并论证了一种减轻预成型 Vo-on 变异性影响的解决方案。

方法

用于进一步统计分析变异性的测量数据是从 16 × 16 接触 RRAM (CRRAM) 阵列中收集的，这些阵列由 28-nm CMOS 逻辑工艺制造，其中 CRRAM 的制造工艺如图 1 [21] 所示。在完成前端工艺并形成晶体管后，首先沉积电阻器保护氧化物 (RPO) 层和层间电介质 (ILD)。为了构建功能性电阻开关膜，进行适当的接触孔尺寸，接触尺寸为 30 nm × 30 nm，以防止 W-plug 和 n + 扩散区域短路。最后，单独沉积阻挡层、TiN 和钨塞。 CRRAM 的横截面 TEM 图像如图 2a 所示。如图所示，CRRAM 与一个 n 沟道选择晶体管串联。采用 1T1R 结构，确保在阵列中正确选择并防止过冲。图 2b 显示了 CRRAM 的组成映射。它的过渡金属氧化物 (TMO) 层厚度为 9 nm，由 TiN/TiON/SiO2 堆叠而成，形成在顶部钨电极和底部硅电极之间。器件制作完成后，本研究中的电学分析和物理模型建立分别由Aglient 4156C半导体参数分析仪和MATLAB软件平台完成。

28 纳米高 k 金属栅极 CMOS 逻辑工艺平台上的接触式 RRAM 工艺流程。 CRRAM接触尺寸更小，控制蚀刻厚度形成功能性阻变层

一 1T1R CRRAM 结构的横截面 TEM 图像。 b CRRAM 的组成映射。阻变薄膜由夹在顶部钨塞和底部Si电极之间的TiN/TiON/SiO2组成

正如之前的一项研究 [22] 所报道的，在 CRRAM 阵列上发现了广泛的初始状态分布。为了研究初始状态变化的起源，首先在图 3 中比较了具有不同初始电阻的 TMO 层的厚度。数据表明两个电池之间没有显着的厚度差异，初始电阻水平差异很大。许多研究报告说，在制造过程中，电介质或 RRAM 薄膜中会产生 Vo- [23,24,25,26]，这意味着 Vo- 的数量和密度的差异预计是造成初始电导率变化的原因。

两个具有较大初始电阻差异的 CRRAM 单元之间的 TMO 层厚度比较。观察到两个电池的介电层厚度约为 9 nm

结果与讨论

内在空缺分布模型

为了模拟内在 Vo- 之间的相互作用，建立了图 4a 中所示的电阻网络模型 [11,12,13,14]。每个网格中的电阻通过图 4b 中概述的模拟流程计算，而使用的相应物理参数列于表 1。基于 CRRAM 的 TEM 图片，二维结构 30 纳米宽，10 纳米厚，定义用于描述 TMO 层，如图 5a 所示。氧化物位点的电阻，R 氧化物和网格由锐钛矿-TiO2 的材料特性决定，该材料已在许多研究中用作电阻开关材料 [27,28,29,30]。由于其四方结构，锐钛矿-TiO2 的晶格常数随晶轴而变化。为简单起见，通过在锐钛矿-TiO2 [31,32,33] 的 c 方向引入晶格常数，我们模型中的网格都设置为 1 nm。此外，网格的电阻也通过参考锐钛矿-TiO2 的电阻率来确定 [34, 35]。如图 5a 所示，最初在二维网格内给出随机分布的 Vo-。 CRRAM 传导电流的温度和电场依赖性分别总结在图 6a、b 中。陷阱辅助隧穿 (TAT) 电流的关键特性表现为其弱温度效应以及 ln(J) 和 1/E 之间的线性相关性 [17, 36]。使用 TAT 传导模型，首先需要计算 TMO 薄膜内部的电位分布，以进一步获得每个局部 Vo 电阻。随着氧空位之间隧道距离的变化，预计 Vo- 的分布将主要影响传导电流。 Vo-、R的电阻 ij，然后由方程计算。 1，考虑现场Vo-存在的概率，采用TAT模型，计算空位之间的隧穿概率。

一 由 Vo- 的可变局部电阻组成的电阻网络模型示意图。该网络中的节点相互连接以模拟Vo-之间的交互。 b 初始阻力水平的可变性模拟流程。 Monte Carlo方法考虑了制造过程中固有Voem的随机分布

一 本征 Vo- 的随机分布最初是在 RRAM 薄膜中给出的。 b 通过陷阱辅助隧穿考虑计算的 Vo- 局部电阻分布。 c R 考虑到预形成Vo-的TAT传导机制，从CRRAM阵列采集的新鲜细胞的ini分布与模拟数据吻合良好

通过检查a来确定CRRAM的导电机制 温度依赖性和b 电场依赖性。陷阱辅助隧穿跟随CRRAM被认为具有两种传导特性，弱温度依赖性和ln(J)和1/E之间的线性拟合

每个 R ij,N 在每次迭代中更新，直到结果最终收敛。作为最后的 R ij 分布，如图 5b 所示，总电阻 R 也可以随后投影新鲜细胞的 ini，如图 5c 所示。从图 5c 中可以看出，模拟 R 的变化 ini 分布通过考虑随机分布和固有 Vo-同意的集中度与 R 的分布而获得的建议模拟流程 ini 在 CRRAM 阵列上测量。因此，随机分布的本征 Vo- in TMO 层，创建多个隧道路径，有助于在预制 CRRAM 阵列中发现广泛分布的初始电阻。

非均匀成型过程分析

在对归因于新鲜状态下单元间变化的原因进行建模之后，分析成形操作、初始化电阻开关特性。 DC扫描模式下成形操作的模拟流程如图7所示[18,19,20]。如图 8a 所示，一个单元与一个选择晶体管串联，线性区域中的沟道电阻约为 5 KΩ，饱和电流约为 80 μA。由于形成电压低，必须考虑低电场状态下电介质的传导和应力机制。基于先前研究中提出的热化学模型，已证明可以准确预测介电故障 [37,38,39,40]。由热化学模型 [41] 模拟的 TiO2 的理论击穿行为显示出与在 CRRAM 中观察到的相似的特性。因此，Vo 生成率是根据此处的热化学模型获得的 [42,43,44]。正如热化学模型所建议的那样，Vo- 旁边的网格点被定义为缺陷周围附近的弱点。 Vo- 的存在也会引起局部增强场，如图 8b 所示，并加速 Vo- [45] 的生成过程。考虑到场依赖于 exp.(-E) 的热化学模型中介电击穿过程的时间，Vo 产生的概率 P ij由下式[42]计算。

基于热化学模型的成形过程模拟流程，假设介电失效时间与电场相关性 exp.(-E)

<图片>

一 成型操作由与理想晶体管串联的 CRRAM 模拟。 b 由预先存在的 Vo- 引起的非均匀电势分布引起局部场并加速新缺陷的产生

临界水平，P g，和一个标准，P ij> P g, 定义是否生成新的 Vo-。在每次迭代中应用斜坡过程来更新新的 Vo- 分布，直到形成电压达到 2.7 V。最后，使用随机分布的本征 Vo-，低电阻水平 R 成型操作后即可得到成型。基于上述模型，模拟的R 成形分布预测了一个很大的变化，如图 9a 所示，并且计算出的 I-V 特性与测量数据吻合良好。此外，还研究了成形特性与初始状态之间的相关性。更高的浓度和局部分布的 Vo- 加速了成型过程。因此，形成电压与R呈正相关 ini 在仿真结果和实测数据中均有发现，如图 9b 所示。

一 成型操作的模拟电阻分布与测量结果非常吻合。 b 由于预成型产生的更多弱点和更高的电场强度，在测量和模拟数据中都发现了初始电阻和成型电压之间的正相关。 VO-

此外，成型操作中产生的 Vo- 会诱导导电路径并导致电池中 CF 的变化，其中成型过程中 CF 的演变如图 10 所示。对于具有高 R 的电池 ini，有较少的内在 Vo- 和较少的弱点，如图 10a 所示。在成型操作之后，更可能在电极之间出现单一的导电路径。然而，图 10b 中显示的具有大量内在 Vo- 的细胞中 CF 的生长往往更广泛；因此，在成型后会产生树枝状 CF。测量数据也验证了不同 CF 地形与其新鲜状态下的 Vo- 分布之间的相关性。众所周知，TMO 层中的 Vo- 和 CF 在电子捕获/去捕获过程中会导致独特的随机电报噪声 (RTN) [46]。如果导电路径被俘获的电子阻挡，则会发生电阻波动，当电子脱离俘获时电阻会降低。图 11 总结了成型后 CRRAM 的 RTN 分析。在具有高 R 的电池中发现有规律的两步电阻波动 ini，当电子俘获/释放发生在具有一个主要 CF 的器件中时。另一方面，在 R 低的单元格中发现多级 RTN ini 预计会以一种以上的途径阻塞树突状 CF。通过分析超过 200 个 CRRAM 单元的 RTN 测量，RTN 的统计结果总结在图 12 中。数据表明具有高 R 的细胞 ini 往往只表现出双层 RTN，这更可能发生在具有一个主导 CF 的设备中 [46,47,48,49]。成型操作后的电阻变化如图 13 所示。数据表明，在低 R 电池的测量和模拟结果中发现更高的电阻变化 配置文件由于约束较少的CFs推动选择晶体管提前进入饱和区，可能无法正确形成单元，导致更宽的低阻态电阻水平。

a 单元格中 CF 的进展 高初始阻力和b 低初始阻力。 TMO 层中较高的本征 Vo- 浓度导致在弱点处随机产生 Vo- 。这些 Vo- 也相互连接形成树枝状路径

带有a的细胞内CF的形貌 高初始阻力和b 低初始电阻通过其相应的 RTN 数据进行分析。初始电阻低、本征多的细胞出现多重电阻波动，证实TMO层中存在树枝状CFs

总结了 CRAM 单元上的初始电阻水平和 RTN 水平之间的相关性。对于具有一个主导导电路径的电池，预计发生双级电阻波动的可能性更高，这与高 R 的电池密切相关 配置文件

通过模拟和测量检查成型操作后电阻水平变化的分析。在低初始抗性细胞中发现由树突状CF产生诱导的较高变异

为了减轻由 TMO 层中的内在 Vo- 引起的形成可变性，建议在形成之前在 CRRAM 阵列中的整个存储单元上盲目应用复位训练操作，该操作在固定 WL 电压 2 V 下将 SL 扫描到 1.4 V。此操作有望消除低 R 电池中存在的预先存在的缺陷 ini 并确保在随后的成型过程中更好地限制 CF 生长。由于外加电压低，高R的电池没有变化 ini 训练过程后。通过毯式重置训练操作，具有低 R 的细胞的电阻 ini，在不干扰具有高 R 的单元格的情况下增加 ini，如图14所示。随后，可以获得更均匀的成型特性。

建议将全面重置训练操作应用于 CRRAM 阵列。低 R 细胞中的电阻 ini 通过消除固有缺陷而增加，但具有高 R 的细胞 ini 不被打扰

结论

已经成功建立了考虑局部场效应和 Vo- 之间陷阱辅助隧道传导的电阻网络模型。通过蒙特卡罗模拟，研究了电池在其初始电阻和成型过程中的变异性。 CRRAM 新鲜状态的变化可以通过随机给定的本征 Vo- 分布来成功解释。成型后的投影电阻分布也与采用热化学模型的测量结果吻合。讨论了成形过程中 CF 的增长，并将其与在此过程中观察到的可变性联系起来。最后，提出了一种重置训练操作，以进一步缓解 TMO 层中由内在 Vo- 引起的成形变异性。初始状态与成形特性之间的强相关性为 RRAM 技术未来发展的新自适应操作提供了指导。

缩写

CF：

导电丝

CRRAM：

接触电阻式随机存取存储器

CVo-：

VO-浓度

d:

隧道距离

E:

电场

ILD：

层间电介质

N ：

迭代时间

P 克：

阈值切换概率

P j :

Vo产生概率

R 形成：

成型操作后的阻力

R j :

Vosite 局部电阻

R 配置文件：

初始阻力状态

R 氧化物：

氧化物位点的局部电阻

RPO：

电阻保护氧化物

RRAM：

电阻式随机存取存储器

RTN：

随机电报噪声

TAT：

陷阱辅助掘进

TMO：

过渡金属氧化物

V :

成型电压

V j :

潜力

Vo-：

氧空位

α ：

拟合参数

β ：

拟合参数

γ ：

拟合参数

ϕ ：

电势差