TaO/HfO 与 TaO/AlO 自整流 RRAM 增强保持特性模型

摘要

提出自整流 TaO/HfOₓ 和 TaO/AlOₓ 电阻式随机存取存储器 (RRAM) 综合保持模型。缺陷陷阱型 RRAM 中，低电阻态 (LRS) 通常因内部 TaO 电阻层限制作用比高电阻态 (HRS) 退化更快。在开关堆叠中引入 TaO/AlOₓ 显著改善 LRS 保持，外推预测室温下超 5 年。两结构共享 TaO 覆盖层，呈现相同 0.38 eV 活化能。AlOₓ 层引入更高氧扩散势垒，大幅增强保持并在偏压条件下维持稳定 LRS。

背景

NAND 闪存逼近缩放极限，垂直 RRAM (VRRAM) 以最小薄膜堆叠、高良率、无串扰成超高密度存储有望方案 [1-3]。1TnR 3D 架构实现紧凑阵列超低位成本 [4-6]。近期工作转向低电流、缺陷陷阱、空位调制、界面型开关机制 [7-9]，但氧空位迁移导致的保持失效未解 [3,10]。丝状型保持研究提出多种模型解释损失 [11-13]，提示切换机制转变可改善耐久性。先前 TaO/HfOₓ 器件展示 ~40 非线性、>1000 次耐久、85°C 数据保持 [6,7]。但在低电流水平实现稳定保持仍具挑战。本文基于阿伦尼乌斯法为两缺陷陷阱器件建立保持模型，突出 AlOₓ 层通过致密键合增强保持的作用。

方法

TaO/HfOₓ 和 TaO/AlOₓ 器件在 8 英寸 Si/热氧化层基底制备。底电极 (TiN) 物理气相沉积 (PVD) 后光刻蚀刻。刻蚀后用 O₂/H₂O 等离子体 180 °C 清洗，在 TiN 形成薄 TiON 氧化层。HfOₓ 和 AlOₓ 开关层分别用 HfCl₄-H₂O 和 TMA-H₂O 前驱体原子层沉积 (ALD)，温度 300 °C 和 250 °C。随后低温等离子体氧化 (LTPO) 0.2 Å/s 添加 TaO 覆盖层，提供内部自顺应电阻。顶电极 (TiN) PVD 沉积。图 1 显示两器件层堆叠及厚度。刻蚀后沉积低温氧化物 (250 °C) 钝化，后续标准后端工艺形成接触和焊盘。

结果与讨论

用 HP4156C 半导体参数分析仪评估电性能。图 2a、b 分别展示 TaO/HfOₓ 和 TaO/AlOₓ 三器件面积 (0.1、0.56、25 μm²) J-V 特性。所有器件初始 HRS，正偏编程至 LRS，负偏复位至 HRS。J-V 曲线跨尺寸电流密度一致，表明均匀场驱动编程，确认缺陷陷阱开关行为。LRS 和 HRS 电阻随面积反比缩放 (图 2c、d)，强化电流密度控制开关机制。TaO/AlOₓ 器件置位 (4-4.5 V) 和复位 (-1.5 至 -2.5 V) 电压略高于 TaO/HfOₓ (3-4 V, -0.5 至 -1.5 V)，反映 AlOₓ 更高能垒。

85°C、1 V 评估保持行为。图 3a、b 显示两器件 LRS 退化均比 HRS 明显，但 TaO/AlOₓ LRS 稳定性更优。随时间 HRS 和 LRS 均向初始电阻态 (IRS) 漂移，虚线标示。图 3c、d 表明 TaO/AlOₓ 150°C 烘烤 48 小时、TaO/HfOₓ 120°C 烘烤 120 小时可恢复 LRS 至初始状态，凸显氧离子/空位复合在保持损失中作用。

阿伦尼乌斯法提取保持时间。分析 LRS 电阻比随时间 (30-150°C) 变化，外推至初始 LRS 10³ 倍，估算 TaO/AlOₓ 150°C 下保持 10⁶ 秒，室温约 2×10⁸ 秒 (~5 年)。两器件共享 0.38 eV 活化能，表明 TaO 电阻层主导空位-离子复合过程。AlOₓ 更高原子密度和更短 Al-O 键长降低氧离子迁移率，形成更高扩散势垒延长保持。

保持机制在丝状和缺陷陷阱 RRAM 中不同。丝状器件中横向空位扩散主导断裂，缺陷陷阱器件表现为沿电场方向纵向扩散，使保持对偏压极性敏感。图 5a、b 显示偏压保持：正偏延长 LRS，负偏加速退化。±100 mV 时偏压效应可忽略，可能因 TiON-HfOₓ、TiON-AlOₓ、TiN-TaO 结带偏移。TaO/AlOₓ 施加 500 mV 正偏无可观察退化。

结论

TaO/HfOₓ 和 TaO/AlOₓ 自整流 RRAM 对比分析揭示：AlOₓ 开关层提供更高开关电压和显著改善 LRS 热稳定性。增强保持源于更高氧扩散势垒而非活化能变化。活化能 (0.38 eV) 由 TaO 电阻层离子脱阱决定，致密 AlOₓ 抑制空位扩散，延长 LRS 保持。提出的保持损失示意图结合偏压实验，为设计低电流、长保持、自整流 RRAM 服务下一代高密度存储提供宝贵指导。