并联储能电路谐振：理论、计算与 SPICE 验证
并联储能电路谐振
在并联 LC（储能）电路中，当感性电抗（XL = 2πfL）恰好等于容性电抗（XC = 1/(2πfC)）时达到谐振。因感性电抗随频率升高、容性电抗随频率降低，仅有一频率满足平衡。
示例：
简单并联谐振电路（储能电路）。
图示电路含 10 µF 电容和 100 mH 电感。令两电抗公式相等解频率，得谐振频率：
L = 100 mH、C = 10 µF 时谐振频率为 159.155 Hz。
计算个别阻抗
谐振时等值相反电抗相互抵消，并联 LC 对总阻抗趋向无穷大。实际中，储能电路表现如开路，从交流电源汲取可忽略电流。
为说明此点，计算 10 µF 电容和 100 mH 电感个别阻抗并应用并联阻抗公式：
选取这些元件值使谐振阻抗易于计算（100 Ω）。
并联阻抗公式
用标准并联阻抗表达式，确认随电抗趋同总阻抗发散：
SPICE 仿真概览
虽数学除零未定义，SPICE 模型演示频率近谐振时总阻抗趋向无穷大。我们在宽频段仿真观察此行为。
SPICE 仿真谐振电路
因 SPICE 无法分析含纯感性源回路，插入 1 pΩ 电阻提供极小非侵入电流路径。电流图显示在预测谐振 159.155 Hz 附近有尖锐下降。
Nutmeg 后处理绘图
原始 .plot 命令产生文本输出，Nutmeg 图形后处理器给出电流幅值随频率更清晰视图：
spice -b -r resonant.raw resonant.cir nutmeg resonant.raw
Nutmeg 提示符下：
>setplot ac1 >display >plot mag(v1#branch)
波特图
这些 SPICE 输出是波特图形式，图形化表示幅值（或相位）随频率变化。曲线陡峭程度指示电路对频率变化响应的锐度。
关键要点
- 谐振发生于 XL 等于 XC 时。
- 理想无电阻储能电路谐振频率为 f0 = 1/(2π√LC)。
- 谐振时并联 LC 总阻抗趋向无穷大，实质表现为开路。
- 波特图可视化电路频率响应，显示幅值或相位随频率变化。
相关工作表
- 无线电通信基础工作表
- 谐振工作表
工业技术