确保 PCB EMC 设计的首次成功

PCB（印刷电路板）作为可在电子产品中很好实现应用的组件平台，作为组件之间的电气连接起着关键作用，并在电子设备或设备中占据了基础。因此，它的性能和质量直接导致电子产品的性能和质量。随着微电子技术的飞速发展，众多电子产品趋向于协同工作，相互之间的干扰越来越大。此外，增加 PCB 密度会导致 PCB 设计质量在确定干扰程度和抗干扰性方面起着至关重要的作用。因此，除了元件选择和电路设计外，如果电路需要获得最佳性能，出色的元件布局和布线也有助于 PCB EMC（电磁兼容性）设计。

EMC是指设备或系统能够在电磁环境中正常工作，同时拒绝对周围设备或系统产生不可接受的电磁干扰的能力。形成电磁干扰的原因有多种，主要概括为工作频率异常高或布局或布线不可接受。在不可避免的高射频（RF）背景下，设计人员在实施PCB设计时应重点关注元件布局、布线、电源和接地设计，以考虑EMC。此外，对于不同层数的PCB，应考虑不同的设计元素以达到最佳性能。

干扰源

• 差模电流和共模电流

一个。差模传输和共模传输

任何电路都包含共模 (CM) 电流和差模 (DM) 电流。它们都决定了射频传输的程度。事实上，它们之间存在着巨大的灭绝。当给出几条引线或迹线和参考返回源时，任何一种电流都可用。一般来说，DM信号携带数据或有用信息。然而，共模对 EMC 造成的最大麻烦是 DM 电流的负面影响。 DM 传输通常定义为从线路到线路的传输，而 CM 传输通常定义为从线路到地面的传输。闭环产生的最大场强可由公式计算得出 。 E指最大场强（μV/m）； r 指闭环与测量天线之间的距离（m）； f 指频率（MHz）； Is是指电流（mA）； A指环的面积（cm²）。

根据上面的公式，可以清楚地表明场强与环路面积成正比。为了降低差模传输电平（TL），除了源极电流减少外，还应缩小环路面积。

电压降产生的CM辐射导致部分接地电压高于参考接地电压。连接有影响的接地系统的电缆被视为天线，是CM辐射的一个组成部分。远场分量可用公式表示 ，K为透过系数； I指CM电流（A）； l 指电缆长度（m）； f 指传输频率（MHz）； r指的是距离（米）。

这个公式清楚地表明场强与电缆长度成正比。 CM传输减少取决于CM电流减小和电缆长度降低。

湾。 CM和DM之间的转换

当有两条不同阻抗的信号线时，DM和CM可以相互转换。阻抗主要由与物理跟踪相关的引线或梳状电容和电感决定。对于大多数 PCB 的跟踪，应将寄生电容和电感很好地控制到最小，以避免产生 CM 和 DM。因此，对环境敏感的电路必须通过一定的方法达到平衡，使每个导体的引线或梳状电容等效为寄生电容。

C。阻止CM和DM干扰的一般方法

阻止 CM 和 DM 电流和 RF 干扰的基本准则在于电流容量偏移或电流容量最小化。当电流在迹线上流动时，会产生磁力线，从而导致电场的发生。这两个场都能够辐射射频能量。如果磁力线被抵消或减少到最小，射频能量将不再存在，这将最终阻止干扰。具体可以遵守的措施或规则将在本文后半部分讨论。

• 串扰

作为PCB设计的关键要素，串扰在整个过程的每一个环节都需要仔细考虑。串扰是指走线、引线、电缆束、元件或其他易受电磁干扰影响的电子元件之间不需要的电磁耦合。

作为领先的 EMI（电磁干扰）传输方式，串扰往往会造成走线之间的干扰。串扰可分为电容耦合和电感耦合。前者通常源于迹线位于其他迹线或参考平面之上的事实。后者通常源自物理上彼此近似的迹线。对于并行走线，串扰具有两种模式：正向和反向。对于 PCB，后向串扰比前向串扰更值得考虑。在电路中，电源和受干扰走线之间的阻抗越大，串扰水平就越高。电感串扰可以通过增加走线与传输线或引线之间的边缘到边缘距离或最小化走线与参考平面之间的距离来控制。

• 数字信号频谱分析

一个。数字信号

数字信号的属性是方波，方波信号是由基波和大量谐波组成的。傅里叶变换可用于捕获数字信号的频率范围波形。因此，脉冲重复周期越短，其重复频率越高，谐波频率也越高。理论上，方波的上升时间为零，因此谐波含量是无限的。但它是一个有上升沿和下降沿的梯形波形。

湾。脉冲时域和频域转换（傅里叶变换）

傅里叶变换将矩形脉冲分解为余弦或正弦波，符合公式 。在这个方程中，ADn 是指每个余弦波形的幅度； n 指谐波计数； w为角频率。

• 去耦和接地

一个。解耦设计

由电感和电容组成的低通滤波器能够滤除高频干扰信号。线路上的寄生电感会使供电速度变慢，从而使驱动器件的输出电流下降。去耦电容的适当放置和电感电容储能功能的应用，使得在开关的瞬间为器件提供电流成为可能。在直流回路中，负载变化会引起电源噪声。去耦电容配置可以阻止由于负载变化而产生的噪声。

湾。接地设计

对于电子设备，接地是控制干扰的关键方法。如果接地与屏蔽措施正确结合，大部分干扰问题都会得到解决。

• 组件布局和布线

电路布局直接决定了电磁干扰的程度和抗干扰强度。适当的布局不仅可以提高电路效率，还可以提高整个系统的EMC。单元电路的工作频率越高，速度越快，信号频谱越多样化。因此，高频成分比例越高，干扰越强。从频率来看，首先是高频电路，然后是中频电路，最后是低频电路。然而，从逻辑速度的角度来看，首先是高速电路，然后是中速电路，最后是低速电路。根据该理论，电路布局应按照以下设计进行。

除了按频率或速度分类外，功能和类型也可以作为分类标准。稍后将在本文的其余部分讨论将要采取的详细措施。继续阅读，您将获得它们的详细信息。

EMC 的 PCB 设计规则

既然已经挖出了会损害电路EMC性能的干扰源，那么就应该针对这些干扰源制定相应的EMC设计规则。以下是实现 EMC 成功的 PCB 设计规则。

• 表面布局

一个。必须考虑 PCB 尺寸。当涉及到超大尺寸的电路板时，随着阻抗的增加、抗噪能力的降低和制造成本的上升，走线必须走很长一段路。当电路板尺寸特别小时，会造成散热问题，并且相邻走线之间容易发生串扰。推荐的 PCB 尺寸为长宽比为 3:2 或 4:3 的矩形。此外，当板材尺寸超过200mm*150mm时，应考虑板材收回的机械强度。因此，了解 PCB 制造商对电路板尺寸的限制非常重要。例如，PCBCart 可以打印最小 6*6mm 和最大 600*700mm 的电路板。查看其定制 PCB 制造能力了解更多详情。

湾。组件布局设计应仔细考虑分区。数字电路、模拟电路和噪声源应独立放置在板上，高频电路应与低频电路隔离。此外，应注意强弱信号的分量分布和信号传输方向问题。

C。布局应以各功能电路中的核心元件为中心，以确保元件沿同一方向整齐紧凑地定位。为防止信号之间形成耦合，易受干扰影响的元件不应相邻放置。

d。敏感信号元件应远离电源和大功率设备，敏感信号线绝不允许穿过大功率设备。热敏元件应远离热器件，热敏元件应放置在温度最低的区域。

e.高电位差元件之间的距离应加大，以免发生短路。另外，大功率元器件尽量布置在测试时手摸不到的地方，并做好绝缘保护。

F。一个通孔会带来0.5pF的分布电容，因此减少通孔有利于提高运行速度。

• 组件布局

一个。与分立元件相比，IC元件具有封装优良、焊点少、故障率低等优点，应优先选用。此外，应选择信号斜率相对较慢的器件，以减少信号产生的高频部分。表面贴装器件的应用可以减少走线长度，降低阻抗，提高EMC。

湾。组件应根据相同的分类进行定位。不兼容的组件应独立放置，以确保组件在空间上不会相互干扰。

C。重量超过 15 克的组件在被支撑固定之前不应进行焊接。不应在船上组装又大又重且产生大量热量的组件；相反，它们应该组装在成品盒子的底板上。此外，必须保证散热，热敏元件应远离发热元件。

d。对于电位器、可调电感线圈、可变电容、微动开关等可调元件，要考虑整个系统的结构要求。如果需要内部调整，这些组件应放置在电路板上，如果需要外部调整，则应放置在与机板兼容的位置。

• 路由设计

一般路由规则遵循如下顺序：

除了一般的路由规则，还有一些细节是绝对不能忽视的：

一个。为尽量减少辐射干扰，应拾取多层 PCB，内层定义为电源层和接地层，以降低电源电路阻抗，并在信号线产生均匀接地层的情况下阻止公共阻抗噪声。它通过改善信号线和接地层之间的分布电容，在阻止辐射方面发挥着关键作用。更多关于多层 PCB 的设计说明请参见下面的 PCB 层和 EMC 设计部分。

湾。电源线、地线和电路板上的走线对高频信号应保持低阻抗。当频率保持如此高时，电源线、接地线和电路板走线都成为负责接收和发射干扰的小天线。为了克服这种干扰，与增加滤波电容相比，降低电源线、地线和电路板走线所具有的高频阻抗更为重要。因此，电路板上的走线要短而粗，排列均匀。

C。电源线、地线和印刷走线应合理布置，使其短而直，尽量减少信号线和回线形成的环路面积。
d．时钟发生器应尽可能靠近时钟设备。
e．石英晶振的外壳应接地。
f．时钟域用地线围起来，时钟线尽量短。
g．电路板应采用45°而不是90°的折线，以减少高频信号的传输和耦合。
h．单层PCB和双层PCB应采用单点接电源和单点接地。电源线和地线都应尽可能粗。
i． I/O驱动电路应靠近电路板边缘的连接器。
j．关键线要尽量粗，两边要加保护地。高速线路应短而直。
k.元件引脚应尽可能短，尤其适用于去耦电容，使用无引脚的贴装电容。
l．对于A/D元件，数字部分和模拟部分的地线不能交叉。
m．时钟、总线和芯片选择信号应远离 I/O 线和连接器。
n.模拟电压输入线、参考电压端应远离数字电路信号线，尤其是时钟。
o．当时钟线与 I/O 线垂直时，干扰比与 I/O 线平行时更小。此外，时钟组件引脚应远离 I/O 电缆。
p.切勿在石英晶体或对噪声敏感的设备下进行走线。
q．切勿在弱信号电路或低频电路周围产生电流回路。
r.任何信号都不应该产生循环。如果必须安排一个循环，它应该尽可能小。

• 跟踪路由

一个。对输出相同但方向相反的电流信号进行并联布局，以消除磁干扰。
b．应最大限度地减少印刷引线的不连续性。例如引线宽度不应突然变化，引线角超过90°。
c． EMI 大多由时钟信号线产生，在走线过程中时钟信号线应靠近接地回路。
d．巴士司机应该在要驾驶的巴士旁边。当涉及到远离 PCB 的电线时，应将驱动器放置在连接器旁边。
e.由于时钟引线、行驱动器或总线驱动器的信号线通常承载较大的瞬态电流，因此印刷引线应尽可能短。对于分立元件，印刷引线宽度可以达到大约 1.5mm。但是，对于 IC，印刷引线的宽度应在 0.2mm 至 1.0mm 之间。
f.避免在热器件周围或大电流流过的引线周围使用大面积铜箔，否则产品长时间处于热环境中可能会导致铜箔膨胀或掉落等问题。如果必须使用大面积的铜箔，最好利用网格，这样有利于消除铜箔与基板热粘合产生的逸出气体。
g．焊盘中心的过孔孔径应适当大于元件引脚的孔径。焊盘过大容易产生干焊现象。

• 电源设计

不恰当的电源设计会导致产生较大的噪声，最终降低产品的性能。导致电源不稳定的两个主要因素：
#1：在高速开关状态下，瞬态交流电流过大；
#2：电流返回存在电感。

因此，PCB设计中应充分考虑电源的完整性，除此之外还应遵守以下规则。

一个。电源去耦滤波设计

在 IC 芯片电源两端桥接一个电容为 0.01μF 至 0.1μF 的去耦电容，可以显着降低整个电路板的噪声和浪涌电流。完成电流补偿后，去耦电容越低越好。贴装电容器的引线电感低，因此应最佳使用。

对电源进行滤波最有效的方法是在交流电源线处布置滤波器。为了防止引线相互耦合或产生环路，滤波器的输入和输出线应从电路板的两侧引出，引线应尽可能短。

湾。电源保护设计

电源保护设计涵盖过流保护、欠压报警、软启动和过压保护。通过熔断器的应用，可以在PCB的功率部分实现过流保护。为了防止熔断器在熔化过程中影响其他模块，输入电压也应设计为保持电容。为防止过电压意外损坏元器件，应通过放电管、压敏电阻等保护装置在配电线与地电位之间建立等电位，实现过电压保护。

• 地面设计

对于具有电位基点的等电位设备，地线具有电位不恒定的特点。使用万用表测量地线上各点之间的电位可能会出现较大的差异，最终导致电路工作时出现误差。

地线引起 EMI 的主要原因在于地线的阻抗。当电流流过地线时，会产生电压，这实际上是地线噪声。在这样的电压驱动下，会在地线上产生回路电流，进而产生地回路干扰。如果两个电路共用同一根地线，就会发生公共阻抗耦合。

接地回路干扰的解决方案包括接地回路切断、接地回路阻抗增加和平衡电路的应用。克服公共阻抗耦合的方法在于降低公共地线的阻抗或并联单点接地。地线设计的具体规则如下。

一个。数字地和模拟地分离

如果电路板上既有模拟电路又有线性电路，则应相互隔离。低频电路应该更多地依赖单点并联接地。当实际走线过程中出现问题时，可以先进行部分串联接地，再进行并联接地。高频电路往往依赖于多点串联接地，接地线应短而粗。高频元件周围应大量应用网格状铜箔。

湾。地线要尽可能粗

接地线应尽可能粗，以便通过大于 PCB 允许电流两倍的电流，以增加抗噪性。如果采用灌铜做地线，应避免死铜。此外，功能相近的铜线应通过粗引线相互连接，以保证地线质量，同时降低噪声。

C。地线形成的闭环电路

对于只包含数字电路的电路板，可以通过将接地电路设计成圆形回路来提高抗噪声能力。

PCB 层和 EMC 设计

• 适当的PCB层数

从层数来看，有单层PCB、双层PCB和多层PCB。

一个。单层PCB和双层PCB适用于中/低密度布线或低完整性电路。基于制造成本的考虑，大多数消费电子产品依赖于单层PCB或双层PCB。然而，由于结构缺陷，它们都会产生大量的EMI，并且对外部干扰也很敏感。

湾。多层PCB往往更多地应用于高密度布线和高完整性芯片电路。因此，当信号频率较高且电子元件分布密集时，应选择至少 4 层的 PCB。在多层PCB设计中，电源层和地层应专门布置，信号线和地线之间的距离要减小。结果，所有信号的环路面积都可以大大减小。从EMC的角度来看，多层PCB能够有效降低辐射，提高抗干扰能力。

• 单层PCB设计

单层PCB通常工作在几百KHz的低频，因为许多高频设计条件受到低频限制，例如缺乏RF电路返回和完全闭合所需的控制条件，明显的线路趋肤效应或不可避免的磁性和环形天线问题。因此，单层 PCB 往往对射频干扰（如静电、快速脉冲、辐射或传导射频）敏感。在单层 PCB 设计中，没有考虑信号完整性和端子匹配。首先是电源和地线设计，然后是应该放置在地线旁边的高风险信号设计。越近越好。最后是其他线条的设计。具体设计措施包括：
a．在关键电路信号网络中，必须保证电源线和地线沿电源箱接地点走。
b．应根据子功能进行走线布线，并在敏感元件和相应的 I/O 端子和连接器上严格考虑设计要求。
c．关键信号网络中的所有元件应相邻放置。
d．当PCB需要多个接地点时，请确保这些点相互连接，并包括连接方法设计。
e．对于其他线路的走线，RF承受能力较高的线路应采用mini pass的设计方法，RF返回路径畅通。

• 双层/多层PCB设计

一个。关键电源层应与相应的接地层相邻布置，并产生耦合电容。关键电源层与PCB去耦电容配合，有利于降低电源层阻抗，获得良好的滤波效果。

湾。相邻平面的关键信号不允许穿过分裂区，以阻止信号环路扩大，减少强辐射，降低干扰灵敏度。

C。时钟信号、高频信号和高速信号等关键信号需要相邻的接地层。例如，可以将与地平面相邻的信号平面视为信号布线的最佳平面，从而可以缩小信号环路面积和屏蔽辐射。

d。由于符合 20H 规则，电源平面通常应小于接地平面。

PCB 的 EMC 设计源于技术、知识和经验的复杂性。本文中列出的所有设计规则旨在为工程师提供基本和概念性指导，以确保他们在 EMC 设计中的首次成功。事实上，优秀的 EMC 设计要求工程师在电路板设计中考虑尽可能多的元素，工程师应该知道它们是什么以及如何应对它们。

有用资源：
• 最全面的 EMI 和 EMC 自动化工具介绍
• PCB Layout 对电子产品 EMC 性能的影响
• 用于 EMC 改进的 PCB 分区设计规则
• PCB 设计用于射频电路和电磁兼容性
• 确保笔记本电脑 PCB 的 EMC 的三个设计考虑因素
• PCBCart 的全功能 PCB 制造服务 - 多种增值选项
• PCBCart 的高级 PCB 组装服务 -从1件开始