超低电压二维 MoS₂ 铁电存储晶体管：Hf₁₋ₓZrₓO₂ 栅极实现 CMOS 兼容

摘要

铁电场效应晶体管 (FeFET) 凭借优异操作速度和耐久性成为引人注目的非易失性存储技术。然而，翻转极化所需电压远高于读取电压，影响写入功耗。本文报道一种 CMOS 兼容的低工作电压 FeFET 单元。通过工程化铁电 Hf₁₋ₓZrₓO₂ (HZO) 薄膜形成负电容 (NC) 栅极介质，在少层二硫化钼 (MoS₂) FeFET 中产生逆时针极化滞回环。非稳态负电容固有支持亚热离子摆幅，使铁电极化翻转所需滞回窗口远小于工作电压一半。器件展现 >10⁷ 高开关电流比，在最小编程/擦除 (P/E) 电压 3 V 下实现 0.1 V 逆时针存储窗口 (MW)。同时演示鲁棒耐久性 (10³ 次循环) 和保持特性 (10⁴ 秒)。结果表明 HZO/MoS₂ 铁电存储晶体管可为尺寸和电压可缩放的非易失性存储应用开辟新机遇。

背景

片上系统 (SoC) 嵌入式存储器市场处于高速增长期，要求存储器实现更快操作、更小单元尺寸、更低功耗。铁电存储作为最有希望候选者之一，因 2011 年发现铁电氧化铪而重获关注。过去数十年 FeFET 在低电压操作、工艺步骤简化、CMOS 集成兼容性及污染控制等方面表现不佳。近期基于各种铁电材料 (PbZrTiO₃ (PZT)、P(VDF-TrFE) 聚合物等) 的二维 FeFET 非易失性存储器 (NVM) 研究激增，得益于二维材料在"摩尔定律之后时代"的优异特性。FeFET 利用铁电材料两个稳定自发极化态存储数据，通过施加收缩的 P/E 栅压控制阈值电压。文献报道 PZT/MoS₂ FeFET 实现可重复滞回、10⁴ 开关比、10⁴ 秒保持、稳定切换；P(VDF-TrFE)/MoS₂ FeFET 达 625 cm²/V·s 迁移率、±26 V 栅压下 16 V 存储窗口、8×10⁵ 开关比。但基础问题阻碍实际应用：CMOS 兼容性、缩放能力、铁电/二维材料界面态。铁电氧化铪具有优异 CMOS 兼容性和缩放能力，可服务于未来 5-10 年亚 5 nm 技术节点先进 FeFET NVM。批量基于 HfO₂ 介质堆叠的二维 FeFET 旨在实现无滞回特性的负电容 FET (NCFET)，但缺乏基于 MoS₂ 和铁电 HZO 的单晶体管铁电存储器器件物理与工艺可行性系统研究。

本工作提出少层 HZO/MoS₂ 晶体管 FeFET，利用栅极堆叠工程诱导 NC 效应在收缩 P/E 电压下缩放编程/擦除电压。实验演示 HZO/MoS₂ FeFET 实现 0.1 V 逆时针 MW 及亚 60 mV/dec 亚阈值摆幅，归因于铁电偶极子快速翻转调制二维沟道局部载流子密度。随着漏漏电压增加 MW 减小归因于负漏极诱导势垒降低 (DIBL) 效应。系统研究保持、耐久特性及阈值电压对漏电压依赖性，为设计 HZO/MoS₂ FeFET NVM 及实际应用铺平道路。

方法

在 p⁺ Si 基底上用原子层沉积 (ALD) 300 °C 沉积 6 nm Hf₁₋ₓZrₓO₂ 和 2 nm Al₂O₃，前驱体为 TDMAHf、TDMAZr 和 H₂O。随后 N₂ 氛围快速热退火 (RTA) 450 °C、30 秒。机械剥离少层 MoS₂ 片转移至基底。p⁺ Si 基底直径 6 英寸。电子束光刻 (EBL) 在 PMMA A5 胶上定义接触焊盘 (参数: 500 r/min 9s + 4000 r/min 40s, 170 °C 5min, MIBK:IPA=1:3 15s)。源/漏电极 (Ti/Au, 5/65 nm) 电子束蒸发 (EBE) 沉积，丙酮剥离。剥离后 300 °C 退火 2 小时改善接触。探针台微操作器进行电学表征。背栅电压 (V_GS) 施加于 p 型重掺杂 Si 基底。半导体特性分析系统 (PDA) 测量源-漏电压 (V_DS)、栅压 (V_GS) 和源-漏电流 (I_DS)。

结果与讨论

机械剥离制备少层 MoS₂ 转移至 2 nm Al₂O₃/6 nm HZO/p⁺ Si 基底 (详见实验部分)。图 1a、b 为 HZO/MoS₂ FeFET 三维示意图和剖面图。图 1c 顶视 SEM 图像，MoS₂ 沟道宽 2 μm、长 12 μm。图 1d 接触模式 AFM 验证沟道高度 1.57 nm，对应 4 层 MoS₂。

XPS 分析 HZO 元素与键合组成 (图 S1c、d)：Hf 4f₅/₂ (19.05 eV)、Hf 4f₇/₂ (17.6 eV)、Zr 3d₃/₂ (185.5 eV)、Zr 3d₅/₂ (183.2 eV)。深度分布确认 Al₂O₃/HZO/p⁺ Si 三层结构。ALD 生长 HZO 高结晶度。

先考察 Au/2 nm Al₂O₃/6 nm HZO/p⁺ Si 栅极堆叠铁电行为 (极化-电压测量，图 2a)。6 nm HZO/2 nm Al₂O₃ 电容呈现 P-V 滞回环 (1 kHz)。随最大扫描电压增大，剩余极化 P_r 和矫顽电压 V_c 增加，滞回环从次级环向主环转变。最大扫描电压 2→4 V 时，P_r 达 0.66、0.86、1.1 μC/cm²；V_c 达 1.12、1.9、2.04 V。10⁵ 循环直流扫描下 P_r 和 V_c 依赖性 (图 2b、c) 显示显著唤醒和疲劳效应，归因于电场驱动氧空位扩散再分布。疲劳效应与氧空位相关缺陷位点电荷捕获有关。压电响应力显微镜 (PFM) 测得 PR 相和蝶形环 (图 S1b、c) 显示极化随偏压切换。因接触电阻差异，PFM 测 V_c 与 P-V 测量不完全一致。

观察到存储窗口 (MW) 随栅压扫描范围 (V_GS,range) 扩大而增加。多晶 HZO 以多畴态存在，矫顽场分布满足高斯分布，故 MW 随 V_GS,range 升高依赖性增强。矫顽场 E_C 对应将剩余极化降为零的外部电场值，故切换 HZO 极化所需 V_GS,range 随相关 V_C 增大而增大，导致 P-V 环随 V_GS,range 扩展 (图 2a)。即增强极化强度和铁电切换随 V_GS,range 升高发生，产生扩展逆时针 MW。V_GS,range = (-2, 2 V) 时 MW 几乎消失，呈近无滞回特性，意味着铁电切换与电荷捕获/脱捕效应近乎完全补偿。

进一步将 V_GS,range 扩展至 (-6, 6 V) 和 (-6.5, 6.5 V)。图 3a 显示 V_DS=0.5 V 下 I_DS-V_GS 曲线。逆时针 MW 随 V_GS,range 扩大而增大。V_GS,range = (-6.5, 6.5 V) 时 MW 超 4 V，开关比达 10⁷，因更大外加电压增强极化切换。双向扫描 V_GS 时 I_DS-V_GS 滞回机制为阈值电压偏移，主要由极化切换 (NC 效应) 调制，产生逆时针滞回。另一器件在收缩 V_GS,range = (-3, 3 V) 下研究改进亚阈值特性。图 3b 显示 SS_For = 51.2 mV/dec，SS_Rev = 66.5 mV/dec，即室温下同步实现亚 60 mV/dec SS 和 0.48 V MW，有助于区分 NCFET 与 FeFET。

NCFET 中因引入负栅极介质电容 (C_ins) (由铁电薄膜 dP/dE<0 负斜率段获得)，使栅极堆叠因子 m<1，室温下 SS 可小于 60 mV/dec。NC 机制源于铁电薄膜去极化场。实验表明因铁电/界面不完全屏蔽，剩余极化电荷产生与外加电压相反方向内部电场，导致栅极堆叠电压重新分配、沟道表面势放大，即"电压放大效应"。电压放大分两部分：沟道表面势加速变化和后续增强值，提供陡峭开关和改善 I_ON/I_OFF。FeFET 则不同。根据铁电电容 (C_FE) 与 MOS 电容 (C_MOS) 电容匹配概念：|C_FE| > C_MOS 时理论总电容 (C_total) 为正、系统稳定，双向扫描 V_GS 极化行为相同，得稳定无滞回 NCFET。但良好匹配极难，因两者强非线性、偏置依赖。需全工作电压范围 |C_FE| > C_MOS 避免滞回。一旦 |C_FE| < C_MOS，C_total 为负、系统不稳定，双向切换 V_GS 必发生分离极化行为以保 C_total 为正，产生逆时针滞回供 NVM 应用。滞回行为是分离极化切换后果，故滞回窗宽可基于电容匹配调控 (如 V_DS 变化)。适当电容匹配下，即使收缩 V_GS,range = (-3, 3 V)，HZO/MoS₂ FeFET 仍呈现明显滞回窗且 SS_For = 51.2 mV/dec，进一步暗示 NC 效应 (铁电极化效应) 存在于亚阈值区。虽 NCFET 与 FeFET 不同，FeFET 也可作逻辑器件，凭借 NC 效应保持可比更小 MW、深亚 60 mV/dec SS 及更高 I_ON/I_OFF。

仔细研究 V_DS 对 MW 宽度影响。不同 V_DS 下对数坐标 I_DS-V_GS 曲线 (图 S3) 显示：固定 V_GS,range = (-2, 2 V) 时，双向扫描 V_GS 在 I_DS=70 nA 处提取的 V_GS 均向负方向偏移，且正向扫描偏移更明显，显示显著负 DIBL 效应。负 DIBL 效应总伴随 NC 效应。

直流测试后，进一步测量不同 P/E V_GS 脉冲 (10 ms 宽度) 下 MW (图 4a)。MW 定义为 P/E 脉冲后最大 ΔV_TH 变化。脉冲期间其他端固定 V_S=V_D=0 V。读操作 (R) V_GS 扫描 -1 V 至 1 V，V_D=0.5 V，V_S=0 V。图 4a 显示随 P/E 脉冲幅度增加 MW 增大。±3 V 脉冲下 MW 0.1 V；±5.5 V 脉冲下 MW 0.275 V。相比图 3a、b 中 4 V 和 0.48 V 逆时针 MW，脉冲后提取 MW 大幅降低，可能因高湿度诱导高密度捕获态增强电荷捕获/脱捕机制，减小逆时针滞回。图 4b 研究 ±5.5 V 高度 P/E 脉冲下循环耐久性和数据保持。编程 V_GS 脉冲 10 ms，V_S=V_D=0 V。耐久循环由周期性 P/R/E/R 脉冲构成，P/E/R 高度分别 +5.5 V、-5.5 V、0 V，宽度 10 ms。10³ 次 P/E 循环后 MW 维持 ~0.3 V 无显著退化。循环增加 MW 先增至 0.38 V (10 次，唤醒效应，畴壁去钉扎增加可切换极化畴)，后降至 0.28 V (600 次，疲劳效应，大量 P/E 循环注入电荷钉扎畴壁)。室温保持特性 (图 4c) 显示 10⁴ 秒后 MW 退化可忽略，虚线外推预期 ~0.3 V MW 可维持 >10 年。图 4d ±3 V 脉冲下 10³ 循环稳定，显示 HZO/MoS₂ FeFET 在非易失性存储技术应用前景。

表 1 对比结合 MoS₂ 和铁电栅介质的 FeFET 器件指标。本器件展现最薄 6 nm HZO 铁电层和最低工作电压 (优于 P(VDF-TrFE) 或 HfO₂ 等更厚对应物)，对未来 2-3 nm 后端工艺 (BEOL) 存储至关重要。通过缩放铁电层厚度，±3 V 低工作电压下实现 ~0.1 V MW。较低剩余极化 P_r (1.1 μC/cm²) 使去极化场 E_dep 与矫顽场 E_c 比值更小，减小去极化场相关保持损失。虽 HZO 和 P(VDF-TrFE) 基 MoS₂ FeFET 保持均 ~10⁴ 秒，但 P(VDF-TrFE) 需 150 nm 厚度。

结论

本文研究基于 HZO 背栅介质的少层 MoS₂ 铁电存储晶体管。器件展现铁电极化诱导的逆时针滞回。HZO/MoS₂ 铁电存储晶体管性能优异：开关电流比 >10⁷，3 V P/E 电压下逆时针 MW 0.1 V，耐久 10³ 循环，保持 10⁴ 秒。认为 MoS₂ 基非易失性铁电存储晶体管对未来二维低功耗非易失性存储应用极具前景。

数据与材料可用性

作者声明材料、数据及相关协议可供读者获取，所有分析数据均包含在本文中。