高性能模拟/射频 T型栅双源隧穿场效应晶体管

摘要

本研究提出基于硅的T型栅双源隧穿场效应晶体管（TGTFET）并通过详细TCAD仿真评估性能。与传统L型（LTFET）和U型（UTFET）TFET对比分析，突显TGTFET设计优势。T型栅引入栅极重叠增强隧穿结电场，双源架构加倍有效隧穿面积。引入n⁺陷层进一步提高带间隧穿（BTBT）率。仿真结果显示：TGTFET在1 V栅源偏压下达81 μA/μm导通电流和6.7×10¹⁰开关比。0-0.5 V平均亚阈值摆幅（SS_avg）51.5 mV/dec，0.1 V处最小摆幅（SS_min）24.4 mV/dec。器件表现出对漏致势垒降低（DIBL）的强韧性。关键模拟/射频指标——跨导(gₘ) 232 μS/μm、输出电导(g_ds) 214 μS/μm、栅源电容(C_gs) 0.7 fF/μm、栅漏电容(C_gd) 3.7 fF/μm、截止频率(f_T) 11.9 GHz、增益带宽积(GBW) 2.3 GHz——均在0.5 V漏源电压下实现。相比UTFET和LTFET，TGTFET展现优越直流和交流特性，定位为下一代低功耗和模拟/射频应用有力候选器件。

背景

MOSFET持续缩放历史性驱动能效、开关速度和器件密度提升。但供电电压降低与漏电流（I_OFF）权衡不可避免导致待机功耗上升，短沟道效应（SCE）降低可靠性。为应对挑战，研究者致力于降低亚阈值摆幅（SS）和工作电压。利用带间隧穿的隧穿场效应晶体管（TFET）可实现SS<60 mV/dec，实现亚0.2 V工作和显著更低I_OFF。

TFET特别适合低功耗数字逻辑和新兴模拟/射频电路。但传统P-I-N TFET受限于有限隧穿面积，限制导通电流（I_ON）。近期结构创新——如L型（LTFET）和U型（UTFET）栅极——扩展隧穿界面，提升I_ON同时保持紧凑性。仍需进一步性能提升和详细模拟/射频表征。

我们提出T型栅双源TFET（TGTFET），相较LTFET和UTFET加倍隧穿面积并引入栅极重叠锐化电场。TCAD研究证实该设计实现更高I_ON、亚60 mV/dec SS及优越模拟/射频性能指标。

方法

TGTFET结构见图1。栅极形成"T"形（绿区），重叠垂直和侧向n⁺陷层（黄区）以放大隧穿界面电场。双源区（蓝宝石色）侧翼栅极，n⁺漏区位于沟道下方。此构型增加有效隧穿面积并陡峭能带弯曲，从而增强BTBT率。

图2对比TGTFET、UTFET、LTFET结构。TGTFET栅极重叠提升隧穿效率，双源布局相较其他设计加倍结面积。

关键仿真参数：H_s=30 nm，H_g=40 nm，W_g=6 nm，H_c=15 nm，T_p=5 nm，φ=4.33 eV，T_ox=2 nm（HfO₂），N_S=1×10²⁰ cm⁻³，N_D=1×10¹⁹ cm⁻³，N_sub=1×10¹⁷ cm⁻³，N_P=5×10¹⁸ cm⁻³。所有器件仿真宽度统一1 μm。

仿真用Silvaco Atlas，采用非局域BTBT模型、Lombardi迁移率、费米统计、带隙变窄、肖克利-里德-霍尔复合以准确捕获物理。

结果与讨论

器件机制与不同参数下直流特性

图3a显示有无栅极重叠TGTFET传输曲线。重叠使I_ON在V_g=V_d=1 V时从7.5×10⁻⁵提升至8.1×10⁻⁵ A/μm。图3b同几何下对比TGTFET、UTFET、LTFET。TGTFET实现双倍I_ON优势，SS_min=24.4 mV/dec（V_g=0.1 V），SS_avg=51.5 mV/dec（0-0.5 V）。开关比达6.7×10¹⁰（V_g=V_d=1 V）和6.5×10⁸（V_g=V_d=0.5 V）。

图4展示有无5 nm栅极重叠TGTFET BTBT率。重叠扩展隧穿面积直接转化为更高I_ON。

图5呈现三维电场图。5 nm重叠下出现两个显著电场峰值，无重叠时不存在。相关能带结构（图5c）显示更大隧穿窗口，解释BTBT率和I_ON增加。

图6探讨n⁺陷层影响。增加陷层掺杂急剧升高I_OFF（图6a）。固定掺杂5×10¹⁸ cm⁻³下减薄陷层从7至3 nm改善SS和I_ON（图6b）无显著亚阈值漏电，指示较轻陷层掺杂抑制关态BTBT。

图7考察栅极高度（H_g）和沟道厚度（H_c）。适度增加H_g缓解阻碍电子传输的能带驼峰（图7c），提升I_ON和SS。减小H_c轻微改善I_ON（图7b），但进一步减至5 nm触发严重亚阈值漏电（图8），因角落BTBT电流主导。

图9研究漏源电压（V_d）影响。V_d<0.6 V时I_ON随V_d急剧上升因沟道电阻降低。>1.8 V时I_ON饱和而I_OFF升高因角落BTBT增强。中间范围（0.6-1.8 V）TGTFET表现出鲁棒稳定性能和强DIBL免疫力。

TGTFET、UTFET、LTFET模拟/射频性能

图10显示三器件V_d=0.5 V下传输曲线和跨导(gₘ)。TGTFET峰值gₘ达232 μS/μm——近乎UTFET（120 μS/μm）和LTFET（110 μS/μm）双倍——得益于双源架构和栅极重叠。

图11展示输出特性、输出电导(g_ds)和输出阻抗(R_o)。TGTFET输出电流为UTFET和LTFET双倍，g_ds在V_d=0.45 V峰值214 μS/μm，R_o=4.6 kΩ/μm。R_o随V_d非线性行为源于漏极势垒热激发与隧穿限制传导相互作用，此现象TFET文献中已有报道。

电容分析（图14）显示C_gs远小于C_gd，总栅电容(C_gg)由C_gd主导。V_d=0 V时C_gg随V_g急剧上升因沟道电子累积。V_d=0.5 V时C_gd在V_g超0.6 V前保持平坦，反映低栅偏下沟道电子捕获有限。

图15确认三器件C_gd随V_d增加（固定V_g）减小，随V_g增加（固定V_d）增大。

截止频率(f_T)和增益带宽积(GBW)按f_T=gₘ/(2πC_gg)和GBW=gₘ/(2π·10·C_gd)计算。图16显示TGTFET在V_d=0.5 V达f_T=11.9 GHz和GBW=2.3 GHz——优于UTFET（4.1 GHz，0.5 GHz）和LTFET（8.7 GHz，2.1 GHz）。卓越频率响应源于双源架构和降低的C_gg。

结论

提出基于硅的TGTFET，具备T型栅和双源架构。此构型加倍隧穿结面积，经栅极重叠锐化电场，实现I_ON=8.1×10⁻⁵ A/μm，I_ON/I_OFF=6.7×10¹⁰，SS_min=24.4 mV/dec。器件展现强DIBL韧性并在宽V_d范围保持性能。模拟/射频分析显示gₘ=232 μS/μm，g_ds=214 μS/μm，C_gg≈3.7 fF/μm，f_T=11.9 GHz，GBW=2.3 GHz——优于UTFET和LTFET。结果确认TGTFET为未来低功耗和高频应用有前景候选器件。

缩略语

C_gd:

栅漏电容

C_gs:

栅源电容

f_T:

截止频率

GBW:

增益带宽积

g_ds:

输出电导

g_m:

跨导

Hc:

沟道层高度

Hg:

栅极电极高度

Hs:

源区层高度

LTFET:

L型栅隧穿场效应晶体管

N_D:

n⁺漏区掺杂浓度

N_P:

n⁺陷层掺杂浓度

N_S:

p⁺源区掺杂浓度

N_sub:

p⁻衬底掺杂浓度

R_o:

输出阻抗

TGTFET:

T型栅双源隧穿场效应晶体管

Tox:

HfO₂栅介质厚度

Tp:

n⁺陷层厚度

UTFET:

U型栅隧穿场效应晶体管

V_d:

漏源电压

V_g:

栅源电压

Wg:

栅极电极宽度