优化磷掺杂 Si/SiGe 多层结构以构建高性能垂直全栅极晶体管

摘要

垂直全栅极场效应晶体管（vGAAFETs）被视为 3 nm 技术节点及以后替代 FinFET 的潜在候选器件。通常通过外延生长 Si/SiGe/Si 多层（ML）结构并加工形成垂直晶体管。本文研究了 Si/SiGe/Si 多层中磷掺杂及垂直刻蚀、SiGe 侧向选择性刻蚀形成 vGAAFET 结构的工艺。提出多种外延策略：氢气吹扫消除 Si 表面 P 原子吸附、在 P 掺杂 Si 层两侧插入 Si 或 Si_0.93Ge_0.07 间隔层、用 SiH₂Cl₂（DCS）替代 SiH₄。实验表明：在 P 掺杂 Si 中引入 7% Ge 也能缓解偏析和自掺杂。结构晶格质量良好，几乎无应力松弛。还讨论了 P 掺杂 Si（或 P 掺杂 Si_0.93Ge_0.07）与 SiGe 之间的选择性刻蚀（湿法和干法），比较了不同刻蚀方法的性能和选择性。本文为解决垂直 GAAFET 结构中 n 型层外延和刻蚀的挑战提供了知识参考。

引言

随着 CMOS 缩放逼近物理极限，短沟道效应严重削弱晶体管性能。解决方案是新型晶体管设计，如 GAAFETs（全栅极场效应晶体管），被认为是缩放至 3 nm 技术节点最有希望的纳米器件。根据 IRDS 2020，横向和垂直纳米线/纳米片是替代 FinFET 的主流结构。垂直 GAAFETs（vGAAFETs）在栅长设计上灵活度高，极大提升集成密度。实现垂直纳米线结构主要有自下而上和自上而下两类方法。自下而上法引入金属催化剂，可能带来工艺兼容性问题。自上而下法因对纳米线结构控制更好、与 FinFET 兼容性更强而成为工业主流。自上而下制备 vGAAFETs 备受关注。自对准栅极及精准栅长控制是关键问题。为实现更好的有效栅长控制或减小变异，栅长可由外延生长在平坦底面上的沟道材料厚度决定，如 Si/SiGe/Si 结构中 SiGe 作为沟道层。另一个关键集成挑战在于沟道与源/漏区的掺杂，尤其是陡峭结控制。与传统源/漏注入工艺相比，外延工艺简化流程、减少表面损伤、实现均匀掺杂分布。然而，P 掺杂 Si/SiGe/P 掺杂 Si 三明治结构在 CVD 系统中难以外延生长，因最常见的 n 型掺杂剂磷在 Si/SiGe 界面存在偏析、自掺杂和外扩散现象。偏析的施主原子聚集在界面导致 SiGe 层被掺杂，可能因高漏电降低器件性能。

抑制掺杂剂偏析的一种策略是采用极低生长温度。有系列报道尝试用分子束外延（MBE）生长 n 型掺杂，但 MBE 未用于 CVD。MBE 设备多为单片设计，需高真空、通量低，且不兼容 8 英寸以上晶圆，不适合工业量产。而 RPCVD 系统产能强、设备结构简单，适合 IC 工业。RPCVD 生长的首个思路是调节腔体氢气流量，因氢气为载气，影响前驱体气体动力学。Li 等报道氢气在低温快速热 CVD（RTCVD）中改变表面主原子键合结构、降低偏析能。但氢气在 RPCVD 系统 Si/SiGe 界面的效应未被探索。Suvar 等在 P 掺杂 Si 和 SiGe 间插入 30 nm 未掺杂 Si 间隔层，将界面 P 浓度降低 4 倍（从 8×10¹⁹ 至 2×10¹⁹ cm⁻³），但 P 掺杂峰未能消除。Bennett 等研究应变对 Si n 型掺杂的影响：引入拉伸应变增加固溶度。Christensen 等发现 Si_1-xGe_x（0≤x≤0.22）中 P 扩散系数与 Ge 含无显著依赖，松弛 Si 和双轴压应变 SiGe 中 P 扩散系数差异小。Zangenberg 等观察到 825 °C 下松弛 Si_0.88Ge_0.12 扩散系数增强 2 倍。

本文提出多种方法改善 RPCVD 中 Si/SiGe/Si 多层的 P 掺杂。实验采用氢气吹扫、插入未掺杂间隔层、将 Si 前驱体从 SiH₄ 改为 SiH₂Cl₂（DCS）、通过引入 Si_0.93Ge_0.07 牺牲层调节应变分布等策略。此外，讨论了 SiGe 选择性刻蚀形成薄 SiGe 层（作为沟道层）。比较了湿法和干法刻蚀工具的刻蚀特性。最终结构旨在用于亚 10 nm 技术节点的 vGAAFETs。

实验方法

在 200 mm Si <100> 晶圆上用 RPCVD（ASM Epsilon 2000）生长 Si/SiGe/Si 多层。衬底经 H₂SO₄/H₂O₂ 混合液清洗，稀 HF 去除本征氧化层后送入外延腔负载锁。样品原位 1050 °C 退火去除本征氧化层获高质量 Si 表面。Si、Ge、P 前驱体分别为 SiH₄（或 SiH₂Cl₂）、10% GeH₄/H₂、2% PH₃/H₂。生长温度 650 °C，腔压 80 Torr。部分实验降至 10 Torr 生长 P 掺杂 Si_0.93Ge_0.07 源/漏层。SiGe 沟道 Ge 含量固定 0.22。为研究选择性刻蚀，沉积 50 nm 氮化硅/30 nm 氧化硅作为硬掩膜保护下层多层。光刻和各向异性垂直干法刻蚀形成分立长方体图案。选择性刻蚀实验：湿法刻蚀液 HF（6%）:H₂O₂（30%）:CH₃COOH（99.8%）=1:2:4；干法刻蚀气 CF₄:O₂:He=4:1:5。

表征手段：高分辨透射电镜（HRTEM，Thermo Scientific Talos F200）、能谱（EDX）、高分辨 X 射线衍射（HRXRD）、高分辨倒格子映射（HRRLM，Bruker JV Delta-x）、扫描电镜（SEM，Hitachi）、二次离子质谱（SIMS）。

结果与讨论

P 掺杂 Si/SiGe/Si 多层外延

首先探究 P 在 Si 和 SiGe 中的掺杂行为。ML 结构见图 1a。生长 P 掺杂 Si/未掺杂 Si 多层并逐渐增加 PH₃ 流量，SIMS 剖面见图 1b：P 浓度随层数增加，最高达 2.6×10¹⁹ cm⁻³。设计“P 掺杂 Si/Si_0.72Ge_0.28/P 掺杂 Si”和“Si/P 掺杂 Si_0.72Ge_0.28/Si”两样品，P 分布见图 1c、d。图 1c P 掺杂 Si/Si_0.72Ge_0.28 界面出现 P 堆积，随多层向上 P 浓度增加，界面堆积最高达 1.6×10²⁰ cm⁻³，是图 1b 的 6 倍。图 1d 掺杂 Si_0.72Ge_0.28 层中 P 浓度显著升高，界面无峰值。因掺杂导致 Ge 含量略微增加，归因于 PH₃ 存在下 SiH₄ 和 GeH₄ 吸附增强。此外，掺杂导致生长速率变化：P 掺杂增强 Si_0.72Ge_0.28 生长速率和 GeH₄ 吸收，而抑制 Si 生长速率。这些现象与文献 [36-38] 一致。可见 Si/SiGe 界面 P 偏析和自掺杂严重。界面 P 掺杂峰导致 SiGe 非故意掺杂，而 SiGe 作为沟道层，不均匀掺杂或高本底掺杂会限制器件应用。下文讨论消除 P 峰的方法。为公平比较，所有 SiGe 层均为应变层，SiH₄（或 SiH₂Cl₂）与 GeH₄ 流量比在所有实验中保持不变。

间隔层的影响

在底部掺杂 Si 层和未掺杂 SiGe 层间插入未掺杂 Si 间隔层吸收多余 P 原子。图 2a 为设计结构示意，图 2b-d 为间隔层厚度 3、5、10 nm 时的剖面结果。P 堆积峰值降低，Si/Ge 百分比和 Si 层 P 浓度保持不变。间隔层厚度 X_b 从 3 nm 增至 10 nm 时，P 堆积水平降低 82%（从 4×10¹⁹ 至 7×10¹⁸ cm⁻³）。增大间隔层厚度增加对多余 P 原子吸收。图 2d 中 Si_0.86Ge_0.14/Si 界面 P 剖面斜率 15.9 nm/dec，Si/Si_0.86Ge_0.14 界面斜率 31.3 nm/dec。但过厚间隔层会增加方阻，非最佳方案。晶体管需在方阻和 P 剖面失控间权衡。图 2 还揭示 Si/Si_0.86Ge_0.14 界面间隔层（X_b）与 Si_0.86Ge_0.14/Si 界面间隔层（X_t）影响不同。图 2b、c 顶部间隔层分别为 3、5 nm，图 2d 无顶部间隔层，但 Si_0.86Ge_0.14/Si 斜率相同（~15.9 nm/dec），说明顶部间隔层对掺杂剖面无影响。P 峰仅出现在 Si/Si_0.86Ge_0.14 界面，可能因溶解度限制，多余 P 原子在表面形成 P–P 二聚体并掺入 SiGe 覆盖层。此外，P 掺杂 Si 后生长 SiGe 期间存在 P 自掺杂。故需寻找清除多余 P 原子或提高 Si 溶解度的方法。

Si/SiGe/Si 多层界面氢气吹扫的影响

固定 Si 间隔层 5 nm，引入氢气吹扫清除 P 掺杂 Si 生长后的多余 P 原子。图 3c、d 显示：氢气流量从 20 增至 60 sccm、吹扫时间从 2 增至 10 min 对 P 峰无明显影响。Si 中掺杂浓度 3×10¹⁹ cm⁻³，同前节。界面 P 峰浓度与 Si 中浓度相同。不同吹扫条件下层厚度相同。氢气无法清除 P 原子，可解释为表面形成稳定 P 络合物。改变温度、压力、吹扫时间或有帮助 [24,40]，但过长吹扫增加时间成本，高温（>950 °C）导致 Si-Ge 相互扩散 [41]。

生长化学对 P 掺杂的影响

将 Si 前驱体 SiH₄ 替换为 SiH₂Cl₂（DCS）。生长参数同前，结构含 5 nm Si 间隔层，吹扫 5 min、60 sccm。思路是探究 Cl 基化学能否通过 Si 表面反应和 P-Cl、Si-Cl、Ge-Cl 反应清除多余 P 原子。图 4 显示：P 峰浓度降低 2 倍（从 2.6×10¹⁹ 至 1.3×10¹⁹ cm⁻³），Si 层 P 浓度 2.6×10¹⁹ cm⁻³。估算 Ge 含量 30%，高于 SiH₄ 生长的 SiGe。Ge 含量升高表明 Cl 优先蚀刻表面 Si 原子。这也可用 SiH₄ 和 SiH₂Cl₂ 气体前驱体流量比与 Ge 浓度的不同关系解释 [32,43]。另一解释：Ge 原子增加氢脱附，增加自由成核位点 [44]。Si_0.7Ge_0.3/Si 界面 P 浓度斜率 13.2 nm/dec，比 Si_0.86Ge_0.14/Si（15.9 nm/dec）更陡峭。Si/Si_0.7Ge_0.3 界面斜率 20 nm/dec。因此，引入更多 HCl 或增加 SiH₂Cl₂/GeH₄ 流量比，可使 HCl 蚀刻掺杂 Si 表面偏析 P 原子形成 P-Cl 二聚体，降低 Si/SiGe 界面 P 峰浓度 [38,45]。

Ge 含量对 P 剖面的影响

前文显示 P 在 SiGe 中掺杂显著高于 Si。这启发在 Si 间隔层（5 nm）中引入少量 Ge（7%）以改善 P 在 Si 中的掺杂。目的不是显著改变 P 掺杂 Si 特性，而是阻碍 P 在 Si 中偏析。间隔层生长时腔压降至 10 Torr。此条件下掺杂依赖生长速率和 Ge 百分比很重要。图 5b 显示：顶底层为 110 nm P 掺杂 Si_0.93Ge_0.07，P 浓度 1×10²⁰ cm⁻³；中间层 40 nm Si_0.78Ge_0.22，P 浓度 3.5×10¹⁹ cm⁻³。P 掺杂 Si_0.93Ge_0.07/Si_0.78Ge_0.22 界面 P 浓度斜率约 33 nm/dec，不够陡峭因两层 Ge 百分比差异不大。图 5d 生长三层 P 掺杂 Si_0.93Ge_0.07/Si_0.78Ge_0.22/P 掺杂 Si_0.93Ge_0.07 ML 验证掺杂均匀性，结构见图 5c。自底向上 P 浓度递减，可用 P 记忆效应解释：残留 P 原子在腔内或扩散到薄膜表面累积，阻挡表面自由活性位点 [38,39]。虽消除 P 峰，但 Si_0.78Ge_0.22 与 Si_0.93Ge_0.07 间偏析仍严重。

Si/SiGe/Si 多层选择性刻蚀特性

ML 结构成功生长（采用上述生长策略）后，用 SiO₂/SiN 硬掩膜垂直干法刻蚀形成纳米线。随后 SiGe 侧向选择性刻蚀形成设计宽度的沟道层。实验选两类 ML 结构：P 掺杂 Si/SiGe/P 掺杂 Si（样品 1，图 2c）和 P 掺杂 Si_0.93Ge_0.07/Si_0.78Ge_0.22/P 掺杂 Si_0.93Ge_0.07（样品 2，图 5b）。选择依据：P 外扩散被（部分）抑制，且考虑器件应用前景。

垂直刻蚀用干法，侧向刻蚀用选择性干法或湿法。样品 1 刻蚀剖面见图 6a、b。图 6a 对应 TEM 图和 EDS 映射见图 7。硬掩膜为氧化物/氮化物。图 6a：CF₄/O₂/He 干法刻蚀 11.5 s，Si_0.86Ge_0.14 与 P 掺杂 Si 选择比 5.8。图 6b：HF/H₂O₂/CH₃COOH 湿法刻蚀 20 min，硬掩膜被去除，导致 Si 覆盖层也被刻蚀 ~10 nm。前节提到 P 掺杂 Si/Si_0.86Ge_0.14 界面有 P 堆积，湿法刻蚀对掺杂浓度敏感，故第一界面刻蚀更快，导致前沿刻蚀界面非垂直、呈棱面/倾斜。平均选择比 <4.2。对比两法：干法对 Ge 含量敏感、SiGe 选择性更好；湿法对掺杂浓度敏感。样品 2 刻蚀见图 6c、d，现象类似，但因 Ge 含量更高，SiGe 选择性刻蚀深度更深（图 6a、c 对比）。干法中 Si_0.78Ge_0.22 与 P 掺杂 Si_0.93Ge_0.07 选择比 6.3，湿法平均选择比 <2.5。考虑刻蚀均匀性和选择性，干法更适合。

进一步分析刻蚀后样品 1 和 2 的应变。图 8a-h 显示两样品（004）摇摆曲线（RC）：外延态、垂直刻蚀后、SiGe 侧向湿法刻蚀后、侧向干法刻蚀后。RC 分析中峰展宽（FWHM）指示缺陷密度，SiGe 峰相对 Si 位置决定层应变量。注意峰展宽也可能因层太薄，难以从 RC 区分缺陷密度贡献，只能在某些方面比较 FWHM。RC 中样品 1（图 8a-d）单 SiGe 层；样品 2（图 8e-h）显示 7% 和 22% Ge 两个峰。外延态样品观测到 X 射线干涉导致厚度条纹，表明 SiGe/Si 界面质量高。RC 中 Ge 峰向 Si 衬底峰偏移指示应变松弛。侧向干法刻蚀 SiGe 后 Ge 峰无进一步偏移，这对晶体管性能是积极信号，因沟道区载流子迁移率依赖应变。湿法刻蚀 SiGe 应变松弛更多，向衬底峰偏移更多，说明湿法不适合侧向 SiGe 刻蚀形成沟道层。

进一步 X 射线分析缺陷密度（图 9a-h）。HRRLM 基于二维测量（图 9a-h）。HRRLM 中沿 ω 方向（入射角）SiGe 层展宽指示缺陷密度。Si 和 SiGe 峰位置提供平行和垂直生长方向应变分量。样品 1 和 2 外延态 SiGe 层 ω 展宽微小，层与 Si 对齐显示完全应变 SiGe 层（图 9a、e）。图 9b 垂直刻蚀后，SiGe 峰向 Si 衬底偏移，类似 RC 结果（图 8b）指示应变松弛。但侧向干法刻蚀样品（图 9c）显示 SiGe 峰沿 ω 明显展宽，且在倒空间中偏离与 Si 峰对齐方向。湿法刻蚀样品（图 9d）完全应变对齐，但层强度低于干法样品（图 9c）。预期两样品缺陷来源不同，因刻蚀本质不同。样品 2 含两 SiGe 层；Si_0.93Ge_0.07 峰在垂直和侧向刻蚀后保留，而 Si_0.78Ge_0.22 垂直刻蚀后消失显示完全应变松弛（图 8f-h）。样品 2 工艺稳定性差可能源于 P 掺杂促进错位位错形成。

结论

本文研究了 P 掺杂 Si/SiGe/P 掺杂 Si 多层外延及其刻蚀作为 vGAAFET 初始结构的工艺。首先研究 P 在 Si/SiGe/Si ML 中的掺杂行为。提出多种外延和 ML 结构策略消除 Si/SiGe 异质结构界面 P 偏析峰。实验表明：插入未掺杂间隔层可降低 P 峰；氢气吹扫清除多余 P 原子效果有限，稳定 P-P 二聚体难以完全去除；用 SiH₂Cl₂ 替代 SiH₄ 引入 Cl 化学，因 Cl 活性表面反应显著降低偏析 P 峰；引入 Si_0.93Ge_0.07 间隔层使 SiGe 界面 P 峰消失，且这些层中 P 掺杂提高一个数量级。第二部分：对 Si/SiGe/Si ML 垂直刻蚀形成纳米线，再侧向选择性湿法/干法刻蚀 SiGe。湿法刻蚀对掺杂浓度敏感，干法对 Ge 含量敏感。干法更适合 n 型结构，刻蚀剖面均匀、选择性更高。P 掺杂 Si/Si_0.86Ge_0.14/P 掺杂 Si ML 干法选择比 5.8，湿法 4.2。P 掺杂 Si_0.93Ge_0.07/Si_0.78Ge_0.22/P 掺杂 Si_0.93Ge_0.07 ML 干法选择比 6.3，湿法 2.5。Si/SiGe/Si 垂直和侧向刻蚀后 SiGe 应变基本保留；但引入 Si_0.93Ge_0.07 间隔层的 ML 刻蚀后应变稳定性较差。