信号电路高级屏蔽电缆：实用接线技巧 (第二部分)

第一部分探讨了屏蔽电缆防止电场和磁场干扰的原理。本文深入实用细节。

如何连接屏蔽电缆

基础原则

第一部分所述，屏蔽需在极宽威胁频率范围内有效。为使屏蔽电缆在高频下有效，屏蔽层必须在发送端和接收端直接连接至参考极 (“0V” 等)。

使用飞线 (pigtail) 连接屏蔽层会降低屏蔽效果，允许屏蔽层噪声电流向信号电路注入噪声电压。对真正电隔离电路可能无关紧要，因隔离最小化了循环飞线的噪声电流。但通常应尽量减少飞线。宽带数据电路必须避免飞线，可通过将电缆屏蔽层直接夹紧至机箱或参考/接地点实现。

为何不双端接地屏蔽层？

流传着建议仅单端接地屏蔽层的指南。从上述分析可见，这会失去屏蔽层的高频屏蔽优势。过去这些指南应用于固有抗高频干扰的简单电气控制电路，为避免地环路——见下文。也可防止电力系统故障电流在电缆屏蔽层循环，但这应通过确保电力系统充分等电位连接来妥善解决。

配电系统中，某些应用要求电力电缆屏蔽层不双端接地，以避免故障或雷击时的触电危险；如 TT 配电系统。这不适用于变频驱动器的电机电缆。

信号电缆穿出建筑物和等电位连接区域时，必须考虑电气故障和雷击时的安全性，因可能存在危险的差分地电位。

单端模拟电路

图 4：简单单端模拟接口连接

最简单的模拟接口如图 4 所示。对许多通用应用足矣。从前文解释可见，此布局有弱点，在不需高精度宽带控制时可接受。

控制器和驱动器中的虚线表示其 0V 连接通常接地，或直接有意接地，或因系统中某设备内部 0V 与地相连。这种情况下存在以下干扰风险：

• 高频噪声电流在飞线电感上产生噪声压降，耦合入模拟信号。若模拟电路敏感则可能出错。缩短飞线可最小化其电感。在两端用接地夹直接将电缆屏蔽层固定至机箱可彻底消除。图 4 蓝色部分展示。
• 低频噪声电流在电缆屏蔽层电阻 (飞线电阻较小，电缆通常电阻较大) 上产生噪声压降。若噪声频率在模拟电路带宽内则受干扰——例如 50/60 Hz 拾取导致伺服驱动器 50/60 Hz 振动。这是“地环路问题”，较难解决。可能方案：
  • 用低阻功率接地电缆连接两端 0V 或接地端子，降低压降。
  • 使用平衡 (差分) 模拟信号电路 (见下文)。这是最佳方法。
  • 使模拟输出或输入电路任一电隔离，避免屏蔽层电流。

平衡模拟电路

精密模拟电路常提供差分输入，有时差分输出。常用于伺服驱动器等精密控制器，也用于正弦/余弦轴编码器。正确使用配合屏蔽电缆可实现全频谱免疫。图 5 展示如何使用差分模拟输入。信号芯线通常为双绞线，使两导体路径尽可能平衡，进一步提升抗噪性。

图 5：差分模拟输入连接

此例为单端控制器输出与差分输入。利用屏蔽电缆两根芯线，可将反相输入直接连至控制器模拟输出参考极。电缆屏蔽层感应的低频电压被输入端抑制，屏蔽层仍提供优异高频抑制。差分输入无法抑制超出其带宽的高频共模电压，而电缆屏蔽层在高频效果最佳。两技术结合实现全频谱噪声抑制。

图 4 的接地夹也可用于避免飞线引起的高频噪声耦合。

若控制器也提供差分输出，AI- 芯线可接控制器 AO- 端而非 0V。特殊情况：控制器提供“虚拟地”输出，AO- 端非输出而是检测输入。此时 AO- 线必须在任一端接 0V，不得“悬浮”。

数字电路

数字电路不易受地环路引起的低电平低频误差干扰。数据链路高频干扰可导致比特错误，通常被检测拒绝，但过于频繁会导致通道关闭或性能不足。速度/位置反馈的轴编码器电路在高频噪声下极易引起噪声和振动。以上两种情况，正确管理电缆屏蔽至关重要。

数据链路常用高比特率。超约 1 Mb/s 时，电缆须按特征阻抗正确端接，避免反射导致数据错误。为保持匹配，仅允许极短裸露芯线。

基本本地数据传输最广泛使用的数字接口基于 RS422 和 RS485 标准，具有差分收发器。电缆类型未直接规定，原则上若特征阻抗正确可用无屏蔽线，但通常首选屏蔽电缆。

平衡电路因注入噪声为共模 (等量影响两线)，故能大幅抑制噪声。但收发器有共模范围限制，噪声电压过高、变化过快或不对称导致共模噪声耦合入串模时会出错。大多数端口使用的标准线驱动芯片共模范围约 5V，超出则报重大错误。用电隔离端口可提高但成本高。

图 6 展示基本 RS485 端口连接布置。

图 6：基本 RS485 数据连接 (仅示两节点)

Control Techniques 设备中参考端子标为图 6 中的 “0V”。其他设备可能称为 “G” 或 “GND” (地)、 “SC” (屏蔽)、 “reference” 等。有时不连接甚至不提供。短链路或端口有良好电隔离时可能成功。通常最好将 0V 连接至电缆屏蔽层。

RS485 允许多节点多点连接。每个端口的微小阻抗失配及各飞线注入噪声使布局随节点增加愈发敏感。使用高数据率的完整通信协议 (如 Profibus) 规定专用硬件，要求连接器直接夹紧电缆屏蔽层避免飞线，且仅在端节点接正确端接阻抗网络。

端子与连接器

许多工业连接器设计未妥善考虑电缆屏蔽管理，因非预期用于高频。通用应用中，通过短飞线将屏蔽层接至连接器针脚通常可容忍。但更佳做法是让屏蔽连接穿过连接器导电本体，持续包围信号导体，如射频连接器。若信号电路经多个连接器，每个连接器的飞线对注入噪声会累积。

管理屏蔽连接的一种方法是将屏蔽层夹紧在一起或夹至公共金属件。螺钉接线端子供应商提供此类硬件。原理如图 7 所示。

图 7：接线端子或连接器处连接屏蔽层

夹具目的在于避免飞线屏蔽连接，从而避免飞线处出现的噪声电压注入。它以最小杂散电感连接屏蔽层。此处端子裸露无屏蔽导体小区域远不如飞线重要。原因是裸露导体仅暴露于端子附近电磁场，而飞线携带沿整个屏蔽电缆收集的噪声电流。

夹具通常固定在接地金属件上，但主要为安全考虑。EMC 优势在于两电缆屏蔽层间极低电感连接。

以太网

以太网是上述所有情况的例外。现代以太网不需要屏蔽电缆，依靠极佳平衡的非屏蔽双绞线配合电隔离平衡变压器耦合，提供卓越共模抗噪性。且不使用多点结构，也避免了多节点累积噪声电流倾向。

地环路

通过图 3 的电阻效应分析，我们理解为何某些应用建议不双端接地屏蔽层。若屏蔽层仅单端接地则无电流，IR 误差电压不出现。此建议旨在“避免地环路”。但电缆将失去所有磁场屏蔽能力，即高频屏蔽能力。此建议仅在极特定情况下正确，需同时满足：

• 存在低频差分地电压 (如工频) 或工频杂散磁场。
• 电路使用对工频微小扰动敏感的模拟信号。
• 屏蔽层仅需防护低频电场耦合。

最常见情况是模拟音频系统，即使微小工频拾取也引起刺耳“嗡嗡声”。伺服控制器模拟接口也可能适用，但如前所述用差分接口更好。

双屏蔽电缆

双屏蔽电缆有时被推荐，特别是轴编码器接口，通常有三对平衡数据芯线分对屏蔽，可能有电源芯线，外加总屏蔽层。

原则上每对数据芯仅需一层屏蔽，可以是总屏蔽或分屏蔽。但双屏蔽电缆优势在于：

• 外屏蔽层可固定在电机和编码器本体，屏蔽层高噪声电流可在驱动器端回地，不进入编码器接口电路 0V 端子。
• 0V 端子可按系统设计要求与地隔离，同时仍提供接地的总高频屏蔽。
• 地环路电流可限制在外屏蔽层。
• 分对屏蔽使各对特征阻抗控制良好。

图 8 示意连接方式 (为清晰仅示两通道)。

图 8：双屏蔽编码器电缆连接

参考文献

Henry W Ott: Electromagnetic compatibility engineering: Wiley: ISBN 978-0-470-18930-6

另一推荐书籍

Tim Williams and Keith Armstrong: EMC for Systems & Installations: Newnes: ISBN 9780750641678