PCB特性阻抗关键影响因子与实用对策

为适应小型化、数字化、高频化、多功能化发展需求，PCB上作为电子设备互连器件的金属导线，不仅决定电流通断，更承担信号传输线角色。即：针对传输高频信号与高速数字信号的PCB，电气测试既要验证通断短路，又要确保特性阻抗在规范范围内。唯有双重达标，电路板才算合格。

PCB电路性能须确保信号传输无反射、信号完整、传输损耗最小化并实现阻抗匹配，从而实现完整、可靠、准确的无干扰无噪声信号传输。本文聚焦微带结构多层板特性阻抗控制。

表层微带线与特性阻抗

表层微带线因特性阻抗较高，广泛应用于PCB制造。信号层设为外层控制阻抗，绝缘材料将其与相邻基准层隔离（如下图）。

特性阻抗计算公式：。

其中：Z₀为特性阻抗；εᵣ为绝缘材料介电常数；h为走线与基准层间绝缘层厚度；w为走线宽度；t为走线厚度。下图清晰标注各参数含义。

由公式可知，影响特性阻抗的要素包括：
a. 绝缘材料介电常数（εᵣ）；
b. 绝缘层厚度（h）；
c. 走线宽度（w）；
d. 走线厚度（t）。

特性阻抗与基材（CCL材料）紧密相关，选材需慎重考量。

介电常数及其影响

材料介电常数通常在1MHz下测得。同类材料因树脂含量不同，不同厂商生产的数值亦有差异。以环氧玻璃布为例，其介电常数随频率升高而降低（如下图）。

显然，频率越高介电常数越低。应根据材料工作频率确定介电常数，取平均值可满足一般需求。信号传输速度随介电常数升高而降低，追求高速需降低介电常数。高传输速度要求高特性阻抗，进而依赖低介电常数材料。

走线宽度与厚度

走线宽度是影响特性阻抗最显著因素。下图展示特性阻抗与走线宽度关系。

由图可见，走线宽度每变化0.025mm，阻抗变化5–6Ω。实际制造中，若选18μm公差铜箔作信号层，允许走线宽度公差±0.015mm；选35μm公差铜箔，允许公差±0.003mm。结论：走线宽度微小变化导致阻抗剧烈变化。走线宽度由设计师按多重要求确定，既要满足载流量与温升，又要达标阻抗，必须确保在允许公差内。

走线厚度亦按载流量与允许温升确定。制造中镀铜平均厚25μm。走线厚度=铜箔厚度+镀铜厚度。注意：电镀前必须清洁走线表面去除污染物，否则厚度不均影响特性阻抗。

绝缘层厚度

由特性阻抗公式可知，Z₀与绝缘层厚度h的自然对数成正比。h越大，Z₀越大。绝缘层厚度也是决定特性阻抗的关键因素。因走线宽度、材料介电常数制造前已定，走线厚度可视为定值，控制压合厚度成为控制特性阻抗的主要手段。下图总结走线厚度与特性阻抗关系。

图示：厚度每增0.025mm，特性阻抗变化5–8Ω。但PCB制造中，单层压合厚度微小变化可能引起巨大变化。实际制造中，以不同类型预浸料（PP）为绝缘材料，厚度由PP张数决定。以微带为例，可用图3根据工作频率确定介电常数，计算特性阻抗，再结合走线宽度用图4反推绝缘层厚度，据此结合CCL与铜箔厚度推导PP类型与张数。

由上图可见，同等绝缘层厚度下，微带结构特性阻抗高于带状线结构，故微带是高频高速数字信号传输首选。特性阻抗随绝缘层厚度增加而升高。严格特性阻抗的高频电路，CCL绝缘层厚度公差通常≤10%。多层板中绝缘层厚度亦为制造参数，需严格控制。

综上，走线宽度、厚度、介电常数、绝缘层厚度微小变化均导致特性阻抗变化，且与更多因素相关。制造商必须充分掌握引起阻抗变化的因素，调整制造参数，将特性阻抗控制在可接受范围内。

PCBCart可实现±5%–±10%阻抗公差控制。想知定制设计量产成本？用在线PCB报价计算器秒获价格。

实用资源：
• 高速数字电路PCB设计阻抗控制
• PCB设计中通孔阻抗控制及其对信号完整性影响
• 柔性刚挠结合PCB阻抗设计考量
• PCBCart全功能PCB制造服务——多增值选项
• PCBCart高级PCBA服务——起订1片