配置基础处理器或添加自定义扩展以解决片上系统（SoC）软硬件设计权衡，长期是RISC-V社区价值主张的基石。近期文章——如《用恰到好处的RISC-V自定义指令加速应用指南》——凸显了扩展开源ISA的切实收益。 当今AI和机器学习SoC受功耗、性能、面积约束，使ISA扩展成为满足这些需求常被忽视但强大的杠杆。 Quantum Leap Solutions近期网络研讨会《RISC-V灵活性——自定义扩展之力》旨在揭秘RISC-V ISA如何为现代SoC设计量身定制。会议吸引100+与会者，汇聚行业专家小组。 讨论聚焦修改后ISA如何加速新兴应用，及设计师如何评估RISC-V架构扩展。 Qu

electronica 2020四天会期中，Embedded Forum呈涵盖嵌入式系统设计开发全谱系的主题演讲和技术演示系列。 议程跨越驱动端到端产品生命周期的核心工具软件、过往与当下单片机演进、到未来智能互联世界的挑战。特别聚焦不断壮大的IoT设备生态系统——突出安全、连接性、低功耗设计，面向数十亿必须运行数年甚至依赖能量收集实现无电池运行的传感器和边缘设备。 所有主题演讲和技术会议可点播观看。需免费注册——见文末Embedded Forum链接获取完整访问权限。 Day 1：工具与软件 电子系统已融入日常生活，复杂度持续攀升。Mentor（Siemens业务）产品组合战略高级总监Ail

Xilinx近期收购Falcon Computing Solutions，利用Falcon编译器生成定制高性能FPGA和SoC加速应用，拓展软件可编程性和自适应计算，赋能开发者。 Falcon Computing Solutions专精高层综合（HLS）编译器优化，将软件转化为高效硬件加速。Xilinx将此能力集成进Vitis统一软件平台，提供自动化、硬件感知优化，降低开发者门槛。 在Vitis中嵌入Falcon编译器后，开发者可在极少硬件知识下加速C++程序。源代码变换消除手动代码重写或架构特定指令需求，自动交付大幅加速。 “自适应计算需求增长推动数据中心和嵌入式应用FPGA采用新纪元，”X

Cartesiam推出NanoEdge AI Studio V2，首个支持在所有Arm Cortex-M单片机上直接进行异常分类的IDE。除IDE外，公司还推出提供代表性用例真实数据集的Web平台，并宣布与Bosch Connected Devices and Solutions合作，将IDE集成进Bosch IoT产品组合。 今年早些时候发布首个AI开发环境后，Cartesiam现发布NanoEdge AI Studio V2，在简化机器学习模型创建和推理的同时，新增可在Arm Cortex-M MCU上原生运行的专用分类库。 新IDE提供卓越异常检测工作流：模型直接在单片机上训练，使分类器

Amazon Web Services（AWS）宣布Arm将其电子设计自动化（EDA）工作负载主力迁移至云端，此转型可使设计和验证吞吐量提升高达十倍。 设计工程师越来越多转向云平台，2020年COVID-19疫情推动远程工作加速了这一转变。AWS、Microsoft、Intel DevCloud等主流提供商提供半导体团队所需的规模和灵活性。 Arm将EDA工作负载迁移至AWS标志着重大战略举措，简化了基于Arm处理器构建产品的工程师工作流。公司还计划在迁移完成时将全球数据中心占地至少减少45%，削减80%本地算力。 迁移利用基于Arm Neoverse核心的AWS Graviton2实例，使A

电子设计自动化领军者Pulsic发布突破性插件，将实时芯片版图预览直接引入Cadence Virtuoso原理图编辑器。该工具名为Animate Preview，使模拟设计师能即时查看电路的精准物理表征，大幅缩短原理图到版图的时间。 区别于依赖独立版图流程和大量许可的传统EDA方案，Pulsic以免费增值模式提供Animate Preview：下载和基础功能免费，高级功能（如导出到OpenAccess）需付费升级解锁。 核心优势包括： 编辑原理图时即时获得详细可视化和面积估算。 自动识别常见模拟拓扑（电流镜、差分对等）并智能器件布局，尊重对称性和关键路径流向。 内置设计规则检查和工艺规则合规

Siemens Digital Industries以四款新工具扩展Veloce硬件辅助验证生态，简化加速SoC设计验证。完整方案——虚拟验证平台、硬件仿真、FPGA原型——提供统一工作流，在保持高质量前提下缩减验证时间和成本。 新推产品： Veloce HYCON（混合可配置） —— 支持SoC设计复杂混合仿真的虚拟平台启用验证引擎。 Veloce Strato+ —— 升级版硬件仿真器，路线图扩展至150亿门，提供市场最大有效容量。 Veloce Primo —— 企业级FPGA原型方案，支持最多320个FPGA，设计与Strato家族紧密对齐。 Veloce proFPGA —— 模块

Cadence Design Systems今日推出最新仿真与原型平台，承诺为十亿门级SoC设计提供最快、最高性能的前硅硬件调试和软件验证。 凭借统一编译器接口和通用调试与测试平台接口，新款Palladium Z2企业级仿真系统和Protium X2企业级原型系统较前代实现双倍容量和1.5倍性能。突破性模块化编译技术可在Palladium Z2上10小时内、Protium X2上24小时内处理100亿门。 Palladium Z2/Protium X2组合的核心是统一编译器接口：为Palladium编译的设计可直接在Protium编译运行。无缝集成流程、统一调试、共享虚拟/物理接口、通用测试平

高性能图分析初创公司Katana Graph宣布，其旗舰Katana Graph Engine（KGE）已全面针对Intel第三代Xeon可扩展处理器及配套Optane持久内存平台优化。升级在新硬件上为图工作负载带来近乎翻倍的速度提升，同时支持在更小集群上处理更大数据集。 KGE是融合CPU和GPU为单一内聚平台的分布式运行时。支持大规模不规则数据集上的高级图分析、模式挖掘和查询——包括数十亿顶点、数万亿边的网络爬虫图。通过利用水平扩展和高带宽内存，引擎可分析单机不可行的图谱。 由联合创始人Chris Rossbach和Keshav Pingali十余年研究开发，引擎融合图分区、NUMA感知负

汽车AI软件与IP领军者AImotive宣布，其aiWare3P神经网络处理器在Nextchip Apache5成像边缘处理器上实现高达98%持续实时效率。 此性能较当前可用于汽车推理的同类NPU提升2至3倍。Apache5集成支持5.7MP传感器的高分辨率ISP、四核Arm A53 CPU、紧凑9mm×9mm封装，均满足AEC-Q100 Grade 2可靠性标准，适配苛刻边缘视觉负载。 收到首批样片数周内，AImotive aiDrive团队利用Nextchip Apache5和aiWare Studio SDK部署多个高度优化神经网络。仅需极少部署前调优，1.6 TOPS aiWare3P

在最近的CXO Cyience网络研讨会上，半导体资深专家Wally Rhines概述了行业后疫情复苏态势，并预测硅晶体管部署将持续增长至2038年。 半导体和电子设计自动化（EDA）生态系统是现代生活的隐形基石——从笔记本、智能手机到冰箱、机器人等。作为该领域公认权威，Rhines分享了对行业韧性和未来机遇的专家视角。 后疫情复苏 尽管全球干扰持续，半导体板块仍具备反弹态势。2019年因存储价格下跌回落，2020年适度放缓，但就业影响有限。关键增长驱动力包括汽车和通信市场。 5G采用将抵消4G设备需求下滑，因新手机采用更先进射频硅。目前通信板块占$2.5万亿行业营收近40%。 汽车扩张

软件追踪仍是每位嵌入式开发者的必备技术，尤其配合高级可视化时。多数嵌入式系统表现出重复、周期性模式。调试时目标是定位偏离正常行为的异常——那些预示潜在问题的异常。 孤立的追踪只是收集数据。在海量文本或数字日志中搜寻如大海捞针。恰当的可视化将其转化为视觉模式识别任务，这是人脑擅长的领域。显示执行时间、响应时间、任务切换、任务间消息的交互式图表让开发者瞬间发现异常并决定深入调查方向。 十余年来，可视化追踪诊断在实验室环境证明极具价值。随着安全“物联网”云连接激增，将追踪扩展到现场运行设备合乎逻辑。因追踪基于软件，无需额外硬件，任何联网IoT设备均可像上传常规应用数据一样上传诊断追踪。这为开发者提供

RISC-V开放指令集架构（ISA）提供无与伦比的灵活性，使开发者能设计精准契合应用需求的扩展。基础处理器可配置标准扩展，但真正优势在于创建解决特定性能或功耗挑战的新指令。 固定ISA的软件挑战 历史上，ISA是商业厂商拥有的专有知识产权。嵌入式开发者须基准测试多个固定ISA以寻找最适合工作负载的方案，但无法改变指令语义，意味着关键优化（如专用加密指令）不可能实现。这常迫使设计者仅依赖工艺缩放或外设集成实现差异化，成本高且时限紧。 RISC-V ISA源自UC Berkeley，现由RISC-V国际协会管理，拥有300+成员的非营利组织。其免费开放许可给开发者一张白纸：可扩展的标准核心，或从零

Facebook工程团队设计并发布了一款高精度时间设备，这是现代数据中心计时基础设施的关键要素。通过创建时间卡——一张将任何商品服务器转变为Stratum-1时间源的PCIe卡——并与开放计算项目（OCP）合作，我们已将开放时间服务器的每个组件在开源许可下公开。 2020年3月，Facebook宣布将其数据中心和消费级产品服务器迁移至新的自研网络时间协议（NTP）服务。此升级将计时精度从10ms提升至100μs，实现更精细的基础设施控制和更快的分布式数据库性能。 新NTP架构依赖Stratum-1源——直接链接权威时钟，如全球导航卫星系统（GNSS）或铯原子钟： 公共NTP池（如time.f

C++在嵌入式系统中仍属小众选择，但当项目超越纯C的极限时，它成为首选语言。从C转型的开发者理解C结构体、C++类和C++结构体的细微差别至关重要。本文通过清晰示例和最佳实践建议揭示这些语言要素。 C语言中的结构体 C语言struct是聚合相关值的复合数据类型。可包含内置类型（如int、char）、位域或其他结构体。其目的是将逻辑相关的数据分组为单一对象。 struct coordinates { float x; float y; float z; }; 编译器掌握struct coordinates布局，允许声明变量： struct coordinates location; 使用点运算符

电子行业对精度要求日益提高，温度传感也不例外。存在多种温度传感方案，各有优劣。硅温度传感器虽具良好线性度，但从未提供其他方案那样的精度。然而，硅温度传感技术的最新进展意味着现在可用硅方案实现高分辨率和高精度。 一台新冰箱 2020年3月，英国即将封锁。世界囤积食物以防超市关门，前景未卜。此时Bramble家的冰柜停止工作。肯尼·罗杰斯的歌词“You Picked a Fine Time to Leave me…”在脑海回响，我们上网寻找替代品。 几天后新冰柜送达，前面板带数字温度显示，这是Bramble太太的心愿。推荐设定-18°C，一小时后达到温度可存放食物。我对读数准确性持怀疑态度，但只要

过去十年间，嵌入式软件规模从几十万行激增至典型车辆中的一亿行以上。32位处理器的普及和大容量内存的应用解锁了前所未有的功能，但也放大了威胁安全与安保的隐蔽Bug风险。 为保持领先，开发者必须采取系统性方法，在错误进入代码库前就加以预防。有两类主要错误值得特别关注： 编码错误 —— 如数组越界访问。可通过静态分析检测。 应用错误 —— 只有在根据需求验证软件行为时才能发现。 实施严格的编码标准（如MISRA C/C++），结合需求驱动测试，提供了强有力的“预防胜于治疗”策略。这能减少调试时间、压缩进度，最终保护投资回报率。 为何预防至关重要 人为失误不可避免——工程师赶工期、疏忽细节、或误解

多年来，台式计算机的安全性一直是人们关注的焦点。一旦机器连接到互联网，就内在地存在遭受某种攻击的可能性。这种渗透可能是为了窃取数据、破坏系统，或以某种方式改变其运行。防护手段已众所周知并广泛应用。嵌入式系统似乎一直免疫于此类问题，因为它们很少联网，且代码通常存储在某种ROM中。但情况已发生改变。现代系统中很大一部分已连接到互联网，将代码复制到RAM中执行已成为常见做法。这意味着安全性现在已成为嵌入式软件设计的重要考量因素。 安全与防护的区别 英语是一种极佳的沟通工具，它非常富有表现力，能实现精准且细微的交流。然而在日常言语中，我们大多比较懒惰，经常不完全准确地使用词汇。我要举的例子是 safe

上文探讨了结构良好接口如何将底层驱动细节与应用逻辑分离，提升跨硬件平台可扩展性和可移植性。 本文深入ADC驱动实战实现，聚焦轮询法。对比阻塞与非阻塞设计，展示各自对系统性能的影响。 阻塞 vs 非阻塞驱动 创建微控制器驱动时，开发者须决定API是否阻塞执行直到操作完成。阻塞驱动暂停程序流，确保后续代码仅在任务完成后运行。经典例是UART支持的printf： printf(Hello World!); 用阻塞UART驱动，此调用后下行代码要等12字节字符串(96位)完全发送才运行。实际延迟取决于波特率：1Mbps约96µs阻塞；9.6kbps拉长至约10ms。 反之，非阻塞驱动启动传输即刻返回

编者按：构成物联网(IoT)骨干的连接设备向恶意行为者暴露广泛攻击面。开发者必须采用全面安全实践保护固件完整性。本系列基于Aaron Guzman和Aditya Gupta《物联网渗透测试食谱》，提供固件防护可操作指南。 本首期作者呈现缓解固件内存破坏漏洞、挫败注入攻击的验证技术。 改编自《物联网渗透测试食谱》，Aaron Guzman和Aditya Gupta著。 第8章 固件安全最佳实践 作者：Aaron Guzman和Aditya Gupta