系统开发商与集成商iWave Systems发布全新板级支持包（BSP），将Wind River VxWorks 21.03实时操作系统引入其基于Xilinx UltraScale+ MPSoC的系统级模组（SOM）。 VxWorks是嵌入式应用的行业标杆，适用于要求确定性、低延迟性能、且必须满足严格安全与安保认证的领域——医疗、航空航天、机器人、高速网络等关键领域。 VxWorks与Zynq UltraScale+ MPSoC的结合，为任务关键型工作负载构建安全、高性能基石。iWave确认VxWorks 21.03现已在其iW-RainboW-G30M SOM上运行，搭载ZU4/5/7 MP

Lynx Software Technologies扩展了LYNX MOSA.ic框架，赋予关键IT与OT基础设施运营者前所未有的灵活性，可轻松部署、监控和管理多个互联的任务关键型系统。 新管理模型支持IT与OT运营者跨越内部部署、云端与混合环境。无论监管工厂、能源电网、飞机、无人机还是自动驾驶汽车，该框架融合嵌入式与边缘技术精华——在熟悉的边缘管理范式内提供安全性、安保性与实时能力。 运营者现在可在单一节点上运行云管理工作负载、实时控制与本地分析，构建系统的系统，在每个设备上强制执行严格的气隙隔离与数据保护边界。这种隔离将IT与OT及云服务分离，允许多样化资产共存而不妥协现有基础设施。

回顾裸机时代 我初次接触嵌入式软件是在2008年，大二时在8051芯片上学习编程。作为计算机科学专业的学生，我的代码大多运行在PC上，亲眼见证程序直接在裸机板卡上运行，那种突破感至今难忘。我仍清晰记得第一个呼吸灯固件点亮并完美运行的那一刻。然而，随着裸机项目增多，挑战也接踵而至。 裸机开发的核心痛点 并发性 裸机固件中，单个while (1)循环通常承载几乎所有事务逻辑。当某个例程调用延时函数时，CPU被锁死在延时中，迫使所有其他任务等待。这种串行执行浪费CPU周期，严重限制并发能力。 模块化 当所有功能都挤在单一无限循环中，高内聚低耦合难以实现。依赖关系紧密，导致代码难以重构或扩展至大型项目

工程服务领军企业Altran推出新一代边缘计算平台，由Intel开源OpenNESS工具包提供核心支撑。此次升级是Altran与Intel、电信运营商及GSMA广泛合作的一部分，旨在今年晚些时候展示多运营商边缘解决方案。 强化后的Ensconce平台集成了Intel开放网络边缘服务软件（OpenNESS）及配套Intel技术。通过整合先进加速器、框架与微服务，平台实现多接入边缘计算（MEC）应用的快速开发，提供卓越的算力与I/O性能，显著降低网络延迟。 Ensconce专为靠近接入网、汇聚点、区域数据中心或中心局的微型数据中心设计，消除了开发者托管边缘工作负载的门槛。它提供开发者友好的SDK，

第三届RISC-V Summit将于2020年12月8日至10日在线举办。为期三天的议程涵盖架构、硬件、软件、工具、验证、安全及全球RISC-V生态系统的真实案例研究。 技术领袖和研究团体将展示产品更新、项目与实施成果，彰显RISC-V指令集架构（ISA）如何驱动新一代硬件、软件与知识产权（IP）发展。 本届峰会设有在线展厅、社交交流机会，演讲阵容强大——包括Andes Technology、阿里巴巴、CHIPS Alliance、Google、IBM、NXP半导体、OneSpin Solutions、Red Hat、Seagate、SiFive、Western Digital等企业的高管。

2020年12月曝光的SolarWinds黑客事件，深刻揭示了当组织缺乏健全的网络安全策略时，软件和系统供应链是多么容易遭到入侵。 根据CISA（美国网络安全和基础设施安全局）的官方声明，一名高级持续性威胁（APT）行为体自2020年3月起开始瞄准美国政府机构、关键基础设施和私营部门实体，展现了极强的耐心、作业安全性和精湛的攻击技艺。CISA警告称，从受感染环境中清除该行为体将极其复杂且充满挑战。详细的感染向量和缓解措施请参阅CISA官方声明此处。 这些细节与embedded.com和EE Times的见解不谋而合，再次强调了物联网安全的关键作用，以及半导体行业安全专业人员的专业价值。 令人震

QuickLogic Corporation推出Australis，开创性工具自动化创建自定义参数化嵌入式FPGA（eFPGA）知识产权。生成器支持在ASIC和SoC设计中直接快速原型定制FPGA架构。 构建于开源OpenFPGA框架，Australis融合QuickLogic业界验证的性能、功耗、面积（PPA）优化技术。据公司称，工具可在短短数天内生成完全定制eFPGA IP。 制造约束和摩尔定律不懈步伐推动系统开发者设计领域特定方案。传统方法常昂贵、耗时、高风险。通过自动化eFPGA生成，Australis消除手工制作、工艺节点特定IP需求，给开发者快速、低成本通往高性能硅的路径。 Aus

今年早些时候，Siemens总裁兼CEO Tony Hemmelgarn宣布将数字工业软件业务转型为云基SaaS模式。今日，Siemens拓宽该战略，推出Xcelerator即服务（XaaS）。 Siemens Digital Industries Software战略营销高级副总裁Brenda Discher表示：“XaaS将普及Xcelerator组合访问，给制造商及其合作伙伴单一真相源和来自任意设备的按需高性能计算。” 她补充：“我们不只是加个新UI、基础文件共享或搬有限CAD上云。我们利用云以新方式交付行业领先技术，缓解客户准入、灵活性、可扩展性挑战。” XaaS提供工具、功能、算力

Synopsys推出业界首个全集成HBM3 IP栈，含控制器、PHY、验证IP，针对2.5D多芯片封装系统定制。基于硅验证HBM2E基础，DesignWare HBM3控制器和PHY利用Synopsys中介层专长，交付高达921 GB/s内存带宽，同时保持低功耗和最低设计风险。 配套验证生态含覆盖驱动验证IP、ZeBu仿真预建HBM3内存模型、HAPS原型系统，简化IP到SoC验证路径。Synopsys 3DIC Compiler进一步加速开发，提供全集成架构探索、实现、系统级分析工作流。 DesignWare HBM3控制器IP提供多样配置选项、高级RAS特性如ECC、刷新管理、奇偶校验，设

Imperas Software今日揭示，嵌入式软件测试解决方案领军者Razorcat Developments已将Imperas高性能处理器参考模型集成进其TESSY平台，扩展基于Arm系统的测试覆盖。 严格测试贯穿嵌入式软件生命周期至关重要。现代CI/CD流水线要求跨多样硬件变体的自动化、可重复回归测试。Imperas参考模型和虚拟平台使开发者能仿真所需每种配置，创建可扩展虚拟测试场，消除物理硬件需求。 凭借二十年卓越验证，TESSY已成嵌入式软件自动化回归测试和维护基准。平台自动化完整单元测试工作流——从项目建立、测试设计到执行、分析、报告——同时管理测试组织、追踪性、覆盖率指标。 R

Hey Siri，今天天气预报如何？ 我们日常依赖Siri等AI助手完成从播放音乐到日历管理的任务，凸显保护个人数据的挑战日益严峻。随着AI采用加速和数据泄露风险上升，芯片架构师必须在AI性能和安全上双创新，满足对更智能、更安全硬件的升级需求。 现代数据驱动负载——从自动驾驶到高性能计算——依赖专用芯片，融合高功耗效率与稳健决策逻辑。这些专用架构必须在性能、能耗、定制智能间取微妙平衡。 随连接设备激增，AI指数级增长潜力及市场影响力快速扩大。然而许多关键AI运算必须直接在硅上执行以反映真实延迟和吞吐量。因此定制AI芯片成为可扩展、成本效益集成的必需。 当今AI、ML、DL硅片具有复杂数据路径执

行业领先的在线验证电子元件CAD模型库SnapEDA发布SnapEDA Desktop——其Web平台与最广泛使用的桌面PCB设计工具间的无缝桥梁。 CEO兼创始人Natasha Baker向embedded.com表示，工程师反复要求与现有桌面CAD环境更紧集成。“云工具成主流前，专业人士将继续依赖稳健桌面方案，”Baker说。“SnapEDA Desktop连接Web到桌面，交付无摩擦体验。” Baker将SnapEDA平台比作电子设计行业的“Google Analytics”（见《电子设计搜索引擎引入分析与洞察》）。搜索引擎年服务超百万工程师，为EDA工具提供元件封装、原理图符号、数字

嵌入式系统云诊断领军者Memfault与Silicon Labs联手，为EFR32和EFM32单片机家族推出端到端诊断平台。集成赋予开发者设备健康实时可见性、加速根因分析、简化OTA固件部署。 合作赋能先进MCU应用缓解开发风险、赶上发布时间表、交付可现场监控和持续改进的产品。 Memfault轻量级SDK直接嵌入设备固件，采集关键指标和系统数据。配合将数据转化为可行洞察的云平台，工程师可主动检测异常、定位根因、通过Memfault空中下载（OTA）交付系统修复。支持工程师、固件开发者、运营人员均受益于停机时间减少、工程成本降低、准时发布。 Silicon Labs IoT硬件平台高级总监De

芯片设计日益复杂，多元组件与技术汇聚为超融合集成电路（IC）。管理此复杂性需单一内聚分析框架。Synopsys推出PrimeSim Continuum，统一电路仿真工作流，应对现代存储、AI、汽车、5G芯片的规模与异构性。 在SNUG World国际用户大会首发，PrimeSim Continuum捆绑四大高性能引擎——PrimeSim SPICE、PrimeSim Pro、PrimeSim HSPICE、PrimeSim XA——为一体无缝环境。平台提供全面分析、提升生产力、简化使用，构成Synopsys定制设计套件基石。 当今SoC集成频谱组件——从大容量高速嵌入式存储、模拟前端到100G

芯片设计快速演进——客户要求更多功能、更小面积、更低功耗，复杂度攀升新高。工程师日益捉襟见肘，难按时交付。Cadence Design Systems推出Cerebrus智能芯片探索器，机器学习（ML）驱动工具优化全流程RTL到签核。 Cerebrus宣称跨消费电子、超算、5G、汽车、移动设计等广泛应用，设计生产力最高提升10倍，功耗性能面积（PPA）改善20%。方案结合本地和云算力，自动化传统上需数十工程师数月手动迭代的工作。 “这是首个全流程数字优化ML工具，”Cadence产品管理组总监Rod Metcalfe说。“设计复杂度增长迫使工程师手动迭代，不可扩展。Cerebrus利用海量算力

从Denso Corporation分拆的日本IP开发商NSITEXE发布NS31A——专为汽车安全设计、满足ISO 26262 ASIL D的32位RISC-V通用CPU。 面向从车辆到工厂自动化的多功能嵌入式控制，NS31A基于RV32IMAF RISC-V ISA采用单发射、顺序、四级流水线。交付ISO 26262 ASIL D合规，含支持AUTOSAR栈的特权模式。 NS31A利用NSITEXE DR1000C数据流核心，后者近期获SGS-TÜV ISO 26262 ASIL D就绪认证。DR1000C并行架构擅长高负载算术——模型预测控制、AI推理、传感器数据——成就安全关键汽车M

为何云基EDA对现代芯片设计至关重要 数十年来，半导体企业大量投资本地数据中心处理库表征等计算密集型任务。随着摩尔定律放缓、硅成本上升，业界转向云计算以满足紧迫上市期限和AI、IoT、量子就绪设备带来的功能需求增长。 加速上市与提升质量 现代SoC设计规模更大、更复杂、需详尽验证。本地基础设施运行EDA工具常导致过度或不足利用和延迟。云提供按需扩展，让团队为并行工作负载启动所需精确算力节点——将库表征、仿真、时序签核、物理验证等任务周转从周缩至天。 弹性带来成本效益 结合本地资源与突发云容量的混合工作流助初创和成熟晶圆厂控制资本支出。按需付费、抢占式实例、持续供应最新GPU/CPU架构，让企业

新一代网络化嵌入式系统要求快速原型和高性能，绝不妥协可信度或安全。然而，部署安全关键嵌入式软件仍受复杂工具链和繁复工程流程阻碍。结合机器学习和人工智能与失效运行要求的自主系统兴起，仅加剧了验证和确认挑战。 为攻克这些障碍，为期三年欧盟地平线2020项目XANDAR正交付全集成软件工具链——从需求捕获到目标硬件代码集成——完备验证与确认。目标是实现互操作自主嵌入式系统快速原型，不牺牲安全或安保。 基于模型系统架构，XANDAR引入新颖自动模型综合和软件并行化技术，满足严格非功能性需求。此工作为新实时、安全与安保构造范式——即X-by-Construction（XbC）——奠基。 安全关键环境中的

无需互联网连接即可准确识别糖尿病视网膜病变分期的便携医疗设备，可在全球大幅降低失明率。借助嵌入式机器学习，直接在电池供电硬件运行的算法现已可行。本文演示使用Edge Impulse平台训练此类模型的步骤。 糖尿病视网膜病变损害眼底血管，若不治疗常致失明。超五分之二美国糖尿病患者患有某种形式该病，早期检测至关重要。视力护理匮乏的农村地区，甚至轻度病例常被漏诊至严重阶段。 为解决此，我们利用公开数据集训练模型，从视网膜相机图像评估DR严重程度。数据集分五类： 无DR 轻度DR 中度DR 重度DR 增殖性DR 患者标识符替换为id_code，诊断评分0（无DR）至5（增殖性DR）。数据集链接。

Infineon Technologies牵头联合研究倡议，汇聚行业领袖与学术专家，为物联网（IoT）创建全面安全战略。该项目聚焦新型知识产权（IP）设计与验证流程，保证安全关键电子系统的可信度。 “电子元件唯一标识的设计方法与硬/软件协同验证”（VE-VIDES）项目涉及十二家合作伙伴，由德国联邦教育研究部（BMBF）在其可信电子（ZEUS）计划下资助。VE-VIDES在设计阶段系统性发掘安全缺口，部署自动生成的可信机制保护电子系统免受攻击。同时确保硬件及其与软件、固件的直接接口可信。 通过从架构层面起就融入可信度，VE-VIDES开发提供可验证——并在可能时可量化——的对抗性行动防护验证