纳米晶嵌入绝缘层 FeFET：超薄铁电栅极实现低电压逻辑与鲁棒非易失性存储

摘要

我们提出一种新型铁电场效应晶体管（FeFET），采用纳米晶嵌入绝缘层（NEI）技术，实现极薄的统一铁电/介电（FE/DE）栅极堆叠。该架构在总 FE/DE 厚度仅 3.6 nm 时，即可实现低电压逻辑操作和超过 1 V 的非易失性存储（NVM）窗口。通过极化-电压滞回、压电响应力显微镜和电学表征，确认了分散在非晶 Al₂O₃ 基质中的斜方晶系 ZrO₂ 纳米晶的铁电行为。我们还考察了基于 NEI 的负电容 FET（NCFET）的温度依赖性和耐久性，展示了其在宽温度范围内的稳定操作和超过 1000 次直流循环的鲁棒耐久性。

背景

FeFET 凭借固有的负电容（NC）效应，可实现亚 60 mV/dec 亚阈值摆幅（SS）和更低供电电压，成为下一代集成电路的有力候选。近期研究聚焦掺杂 HfO₂，具备良好 CMOS 兼容性和厚度可缩放性。然而，铁电层进一步缩放受限于漏电流，制约了 FinFET 设计。受纳米晶 MOS 概念启发，我们将铁电纳米晶嵌入大带隙介质形成 NEI FeFET。该设计在满足严格漏电要求的同时保持强铁电耦合，实现超薄 FE/DE 堆叠。

本文报道 NEI FeFET，详述不同厚度 NEI 层的物理性质，并评估其在低电压逻辑和 NVM 应用中的电学性能。

方法

制造流程始于四英寸 n 型 Ge(001) 晶圆（0.088–0.14 Ω·cm）。HF 浸泡清洗后，晶圆转入 ALD 腔室，将 ZrO₂ 纳米晶掺入非晶 Al₂O₃ 基质形成 NEI 层。制备 2.1 nm 和 3.6 nm 厚度的 NEI 薄膜。TaN 栅极采用反应溅射沉积，随后进行栅极图案化、源/漏注入（BF₂⁺, 20 keV, 1×10¹⁵ cm⁻²）、Ni 接触沉积和快速热退火（RTA）。同时制备纯 Al₂O₃ 栅极的参比 MOSFET 用于对比。

图 1b 展示器件截面：铁电纳米晶完全包裹在介质中，提供高介电常数（κ）和大矫顽场（E_c）。极小的 ZrO₂ 体积分数（< 0.5%）足以诱导铁电性同时保持低漏电。

高分辨 TEM（HRTEM）确认斜方 ZrO₂ (111) 纳米晶，晶面间距 0.173 nm。极化-电压（P-V）测量和压电响应力显微镜（PFM）揭示铁电翻转，剩余极化（P_r) 随膜厚增加而增大，550 °C 以上因热弛豫而降解。

结果与讨论

NEI NCFET 性能

图 7a 展示 450 °C 和 500 °C 退火的 3.6 nm NEI NCFET 的 I_DS-V_GS 特性。两器件均呈现极小滞回，证实铁电与 MOS 电容良好匹配。顺时针 I-V 回线确认为负电容效应而非电荷捕获。栅极漏电流保持低位，表明嵌入纳米晶未引入额外漏电路径。

将 3.6 nm NEI NCFET 与相同栅极绝缘层厚度（2.1 nm）的参比 MOSFET 对比，NCFET 展现更陡峭 SS 和在 V_DS = 1 V 时高 16% 的 I_DS。NDR 效应在较厚的 3.6 nm 器件中更显著，符合更强铁电耦合。

温度依赖测试（10 °C–30 °C）显示 NCFET 的 SS 保持不变，而 I_DS-V_GS 曲线随温度升高向更负栅极电压偏移——这是铁电活性增强的特征。正向 V_GS 也随温度负向移动，可能反映 E_c 增加。

NEI FeFET 作为非易失性存储器

扩大 V_GS 扫描范围可增大存储窗口（MW）。3.6 nm NEI FeFET 在 +1 V 至 –2 V 扫描下实现 1.14 V MW，远超 ±0.1 V 扫描的 0.2 V 窗口。1000 次直流循环耐久性测试显示滞回窗口稳定在 ~0.65 V，凸显铁电层可靠性。

与已发表 FeFET 对比（MW 与 FE 厚度），NEI 器件以最薄铁电层（3.6 nm）实现 >1 V 窗口，刷新纪录。这种优越性能可能源于纳米晶中稳定的斜方相，在薄膜厚度下依然鲁棒。

最后，NEI 架构提供可调性：通过改变纳米晶体积调节 P_r，通过在非晶基质引入高-κ 元素（如 LaAlO₃）提升 κ。与掺杂 HfO₂ 相比，NEI 在保持相似矫顽场的同时实现显著更低的剩余极化，减轻去极化损失，改善保持特性。

结论

我们证实将亚纳米 ZrO₂ 纳米晶嵌入非晶 Al₂O₃ 基质可产生铁电栅极堆叠，同时支持负电容逻辑和稳定非易失性存储。3.6 nm NEI FeFET 实现超过 1 V 存储窗口，在宽温度范围内保持鲁棒 NC 行为。该架构的可缩放性和低漏电使其成为迈向全 CMOS 兼容、超薄铁电层 FinFET 的有前途路径。